現(xiàn)場可編程門陣列（fpga）文章進(jìn)入現(xiàn)場可編程門陣列（fpga）技術(shù)社區(qū)

FPGA專家教您如何在FPGA設(shè)計(jì)中使用HLS

FPGA專家教您如何在FPGA設(shè)計(jì)中使用HLS-Luke Miller并非一開始就是HLS（高層次綜合）的倡導(dǎo)者。在使用早期的工具版本的時(shí)候，他似乎有過一些糟糕的經(jīng)歷。
關(guān)鍵字： FPGA HLS

深度學(xué)習(xí)算法有望在FPGA和超級(jí)計(jì)算機(jī)上運(yùn)行

深度學(xué)習(xí)算法有望在FPGA和超級(jí)計(jì)算機(jī)上運(yùn)行-由NSF資助的一個(gè)研究項(xiàng)目，目前正在研究如何使用RDMA高性能連接器將深度學(xué)習(xí)算法在FPGA和跨系統(tǒng)之間運(yùn)行；另一個(gè)由Andrew Ng和兩個(gè)超算專家牽頭的項(xiàng)目，則希望把模型放在超級(jí)計(jì)算機(jī)上，給它們一個(gè)Python接口。
關(guān)鍵字： FPGA 深度學(xué)習(xí) 人工智能

不可錯(cuò)過的400Gbps以太網(wǎng)演示

不可錯(cuò)過的400Gbps以太網(wǎng)演示-在那里，毫無疑問你會(huì)駐足在賽靈思展位前（# 23）觀看一個(gè)基于賽靈思Virtex UltraScale VU095 FPGA評(píng)估板VCU109的Spirent 400G以太網(wǎng)測試系統(tǒng)，該系統(tǒng)連接四個(gè)100Gbps的住友電工 CFP4 LR4光模塊。
關(guān)鍵字：賽靈思 FPGA 光模塊

一個(gè)FPGA中現(xiàn)在可集成多少32位RISC處理器？

一個(gè)FPGA中現(xiàn)在可集成多少32位RISC處理器？-Jan Gray是在FPGA中集成32位RISC處理器的專家，他寫了一篇博客叫作FPGA CPU 新聞，副標(biāo)題為 “使用FPGA開發(fā)并行計(jì)算機(jī)體系架構(gòu)”。
關(guān)鍵字： FPGA RISC處理器

基于FPGA開放流程的SDN轉(zhuǎn)發(fā)引擎

基于FPGA開放流程的SDN轉(zhuǎn)發(fā)引擎-博主Greg Ferro在其Ethereal Mind網(wǎng)頁上發(fā)布了一則關(guān)于 Corsa Technology簡短博客信息，提到Corsa公司制作了一對(duì)基于FPGA開放流程的SDN轉(zhuǎn)發(fā)引擎。Ferro同時(shí)簡單討論了此引擎是否適用于WANs網(wǎng)絡(luò)。
關(guān)鍵字： SDN FPGA WAN

嵌入式視覺系統(tǒng)的構(gòu)建模塊

嵌入式視覺系統(tǒng)的構(gòu)建模塊-在本文中我們將會(huì)介紹嵌入式視覺系統(tǒng)的高級(jí)元素；如何簡便快捷地使用軟件 API 和 IP 庫構(gòu)建嵌入式視覺系統(tǒng)，如何把算法開發(fā)的增值部分添加到圖像處理鏈中。
關(guān)鍵字： FPGA 嵌入式

片內(nèi)時(shí)鐘的組合思路和設(shè)計(jì)技巧

片內(nèi)時(shí)鐘的組合思路和設(shè)計(jì)技巧-我們都知道，當(dāng)奇數(shù)個(gè)反相器串聯(lián)在一起，并且把最后一級(jí)的輸出反饋給第一級(jí)的輸入時(shí)，在邏輯上會(huì)產(chǎn)生震蕩，這樣的電路結(jié)構(gòu)通常被稱為Ring OSC。
關(guān)鍵字： FPGA RingOSC 片內(nèi)時(shí)鐘

DTU產(chǎn)品在橋隧監(jiān)測系統(tǒng)中的應(yīng)用

DTU產(chǎn)品在橋隧監(jiān)測系統(tǒng)中的應(yīng)用-橋梁的應(yīng)變監(jiān)測系統(tǒng)中主要的部分就是橋梁應(yīng)力信號(hào)的采集控制，通過對(duì)橋梁結(jié)構(gòu)的應(yīng)力監(jiān)測系統(tǒng)特點(diǎn)進(jìn)行詳細(xì)分析基礎(chǔ)上，，將FPGA嵌入式技術(shù)和無線網(wǎng)絡(luò)技術(shù)相結(jié)合，橋梁應(yīng)力采集模塊實(shí)現(xiàn)橋梁應(yīng)力數(shù)據(jù)采集以及A/D轉(zhuǎn)換，應(yīng)力數(shù)據(jù)經(jīng)串口到GPRS DTU，然后轉(zhuǎn)換為TCP/IP數(shù)據(jù)包，使用GPRSDTU通過GPRS 網(wǎng)絡(luò)傳送至Internet再發(fā)送數(shù)據(jù)到遠(yuǎn)端的Web服務(wù)器，從而實(shí)現(xiàn)橋梁應(yīng)力數(shù)據(jù)的實(shí)時(shí)遠(yuǎn)程檢測監(jiān)控。
關(guān)鍵字： DTU產(chǎn)品監(jiān)測系統(tǒng) FPGA 嵌入式技術(shù)

2016年可編程邏輯頻道最受關(guān)注熱文TOP20

關(guān)鍵字：可編程邏輯 FPGA 2016年度回顧

基于FPGA的虛擬現(xiàn)實(shí)定位系統(tǒng)

基于FPGA的虛擬現(xiàn)實(shí)定位系統(tǒng)-虛擬現(xiàn)實(shí)技術(shù)是目前計(jì)算機(jī)信息科學(xué)中的前沿學(xué)科，文中設(shè)計(jì)了一種以FPGA 為核心的數(shù)據(jù)采集處理系統(tǒng).利用HMC5883L和ADXL345對(duì)虛擬場景中物體的方位和朝向進(jìn)行確定并通過以太網(wǎng)給虛擬場景主機(jī)發(fā)送數(shù)據(jù).整個(gè)系統(tǒng)以 FPGA作為主控制器，配以傳感器數(shù)據(jù)采集，內(nèi)部FIFO存儲(chǔ)，以太網(wǎng)高速傳輸，從而把定位系統(tǒng)參數(shù)實(shí)時(shí)傳送到上位機(jī)中，具有傳輸速度快.實(shí)時(shí)性等優(yōu)點(diǎn)，實(shí)現(xiàn)了虛擬現(xiàn)實(shí)高精度定位的功能.
關(guān)鍵字： FPGA 虛擬現(xiàn)實(shí)

電路設(shè)計(jì)常見的八個(gè)誤區(qū)

電路設(shè)計(jì)常見的八個(gè)誤區(qū)-電路設(shè)計(jì)常見的八個(gè)誤區(qū)：現(xiàn)象一：這板子的PCB設(shè)計(jì)要求不高，就用細(xì)一點(diǎn)的線，自動(dòng)布吧；現(xiàn)象二：這些總線信號(hào)都用電阻拉一下，感覺放心些；現(xiàn)象三：CPU和FPGA的這些不用的I/O口怎么處理呢？先讓它空著吧，以后再說。
關(guān)鍵字：電路設(shè)計(jì) PCB fpga

為基于FPGA的嵌入式系統(tǒng)進(jìn)行安全升級(jí)

為基于FPGA的嵌入式系統(tǒng)進(jìn)行安全升級(jí)-“系統(tǒng)正在更新，請(qǐng)勿關(guān)閉電源?！蔽覀兌伎吹竭^這個(gè)警告，它通常在電子器件要在閃存安裝代碼更新時(shí)出現(xiàn)。如果更新被中斷，閃存將無法正確更新，代碼將會(huì)損壞，而器件無法運(yùn)行，即“磚頭化” （bricked）。這種大家熟悉的警告存在的原因，是因?yàn)槭褂瞄W存的大多數(shù)半導(dǎo)體器件在編程或擦除操作期間需要一直供電。顯然，防止器件“磚頭化”是非常重要的。但是，只發(fā)出警告就夠了嗎？有些嵌入式器件甚至都沒有用戶顯示器，因此無法產(chǎn)生警告。在設(shè)計(jì)中如何才能確?？煽壳野踩倪h(yuǎn)程系統(tǒng)更新呢？
關(guān)鍵字： fpga 嵌入式系統(tǒng)

fpga最小系統(tǒng)設(shè)計(jì)和原理圖解析

fpga最小系統(tǒng)設(shè)計(jì)和原理圖解析-　FPGA（Field-Programmable Gate Array），即現(xiàn)場可編程門陣列，它是在PAL、GAL、CPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。
關(guān)鍵字： fpga

fpga設(shè)計(jì)與應(yīng)用：智能小車設(shè)計(jì)方案

fpga設(shè)計(jì)與應(yīng)用：智能小車設(shè)計(jì)方案-整個(gè)系統(tǒng)由發(fā)送端（智能小車部分）和接收端（控制臺(tái)：控制和顯示部分）組成
關(guān)鍵字： fpga

FPGA應(yīng)用和設(shè)計(jì)要點(diǎn)詳細(xì)解析

FPGA應(yīng)用和設(shè)計(jì)要點(diǎn)詳細(xì)解析-FPGA的用處比我們平時(shí)想象的用處更廣泛，原因在于其中集成的模塊種類更多，而不僅僅是原來的簡單邏輯單元（LE）。早期的FPGA相對(duì)比較簡單，所有的功能單元僅僅由管腳、內(nèi)部buffer、LE、RAM構(gòu)建而成，LE由LUT（查找表）和D觸發(fā)器構(gòu)成，RAM也往往容量非常小
關(guān)鍵字： fpga