實(shí)驗(yàn)一:一位半加器
1. 實(shí)驗(yàn)?zāi)康?/p>
2. 實(shí)驗(yàn)任務(wù)
設(shè)計(jì)一個(gè)1位半加器電路,然后在實(shí)驗(yàn)板上實(shí)現(xiàn)自己設(shè)計(jì)的邏輯電路,并驗(yàn)證是否正確。
加法器是邏輯運(yùn)算電路中最基礎(chǔ)的組成單元。將如果不考慮有來(lái)自低位的進(jìn)位, 將兩個(gè)二進(jìn)制數(shù)相加, 稱為半加, 實(shí)現(xiàn)半加的電路叫做半加器。1位半加器每次對(duì)兩個(gè)1位的二級(jí)制數(shù)進(jìn)行相加。按照二進(jìn)制加法運(yùn)算規(guī)則, 可以得到如下表4-1所示的半加器真值表。
sum = A’B + AB’ = A⊕B
CO = AB
程序清單halfadder.v
module halfadder ( input A, //第一個(gè)加數(shù)a input B, //第二個(gè)加數(shù)b output sum, //a與b的加和 output co //a與b的進(jìn)位 ); xor (sum, A, B) ; //門電路XOR (輸出, 輸入1, 輸入2) and (co, A, B) ; //門電路AND (輸出, 輸入1, 輸入2) endmodule
*博客內(nèi)容為網(wǎng)友個(gè)人發(fā)布,僅代表博主個(gè)人觀點(diǎn),如有侵權(quán)請(qǐng)聯(lián)系工作人員刪除。