首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 高級(jí)設(shè)計(jì)

PCB高級(jí)設(shè)計(jì)之共阻抗及抑制

  • 共阻干擾是由PCB上大量的地線(xiàn)造成。當(dāng)兩個(gè)或兩個(gè)以上的回路共用一段地線(xiàn)時(shí)，不同的回路電流在共用地線(xiàn)上產(chǎn)生一定壓降，此壓降經(jīng)放大就會(huì)影響電路性能;當(dāng)電流頻率很高時(shí)，會(huì)產(chǎn)生很大的感抗而使電路受到干擾。為了抑制
  • 關(guān)鍵字： PCB  高級(jí)設(shè)計(jì)  阻抗    

FPGA一體化高級(jí)設(shè)計(jì)方法

  • 隨著 FPGA 技術(shù)逐步延伸至軍事電子系統(tǒng)以及嵌入式電子產(chǎn)業(yè)的幾乎全部領(lǐng)域，能發(fā)揮可編程邏輯優(yōu)勢(shì)的應(yīng)用已經(jīng)占據(jù)主流地位。通信、機(jī)載和控制系統(tǒng)尤其受益于 FPGA 的設(shè)計(jì)靈活性、現(xiàn)場(chǎng)重構(gòu)和并行處理功能。同時(shí)，較短的
  • 關(guān)鍵字： FPGA  高級(jí)設(shè)計(jì)  方法    
共2條 1/1 1

高級(jí)設(shè)計(jì)介紹

您好，目前還沒(méi)有人創(chuàng)建詞條高級(jí)設(shè)計(jì)!
歡迎您創(chuàng)建該詞條，闡述對(duì)高級(jí)設(shè)計(jì)的理解，并與今后在此搜索高級(jí)設(shè)計(jì)的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢(xún)有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473