首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> 高速

高速異步FIFO的設(shè)計(jì)與實(shí)現(xiàn)

  • 高速異步FIFO的設(shè)計(jì)與實(shí)現(xiàn),引言　　現(xiàn)代集成電路芯片中，隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大．一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘。多時(shí)鐘帶來(lái)的一個(gè)問(wèn)題就是，如何設(shè)計(jì)異步時(shí)鐘之間的接口電路。異步FIFO(First In First Out)是解決這個(gè)問(wèn)題的一種簡(jiǎn)便、快捷的解
  • 關(guān)鍵字： 實(shí)現(xiàn)  設(shè)計(jì)  FIFO  異步  高速  

高速ADC采集系統(tǒng)電路設(shè)計(jì)的考慮及分析

  • 摘要：高性能ADC采集系統(tǒng)前端電路的設(shè)計(jì)及ADC本身固有的特點(diǎn)對(duì)系統(tǒng)性能的影響至關(guān)重要，優(yōu)化高速采樣系統(tǒng)設(shè)計(jì)取決于很多因素，包括應(yīng)用性質(zhì)、系統(tǒng)組成和ADC的結(jié)構(gòu)，本文主要介紹了使用放大器或變壓器作為ADC前端電路
  • 關(guān)鍵字： 考慮  分析  電路設(shè)計(jì)  系統(tǒng)  ADC  采集  高速  

USB 2.0高速端口的ESD保護(hù)設(shè)計(jì)方案

  • USB 2.0高速端口的ESD保護(hù)設(shè)計(jì)方案,通用串行總線(USB)高速數(shù)據(jù)應(yīng)用也十分普遍，用戶在熱插撥任何USB外設(shè)時(shí)可能會(huì)導(dǎo)致ESD事件。此外，在離導(dǎo)電表面幾英寸的地方也可能發(fā)生空氣放電，可能損壞USB接口及芯片。因此，設(shè)計(jì)人員必須為USB元件提供ESD保護(hù)。 業(yè)
  • 關(guān)鍵字： 設(shè)計(jì)  方案  保護(hù)  ESD  2.0  高速  USB  

基于DSP的高速列車(chē)測(cè)振儀

  • 基于DSP的高速列車(chē)測(cè)振儀,0 引 言
    列車(chē)的振動(dòng)性能，包括舒適性、平穩(wěn)性的檢測(cè)與*價(jià)是新型列車(chē)研究、檢驗(yàn)過(guò)程中的一項(xiàng)重要工作。隨著我國(guó)鐵路新型高速列車(chē)研究、研制及實(shí)驗(yàn)運(yùn)行工作的大面積展開(kāi)，十分需要一種方便、快捷的便攜式列車(chē)振動(dòng)測(cè)試
  • 關(guān)鍵字： 列車(chē)  高速  DSP  基于  

高速串行接口設(shè)計(jì)的高效時(shí)鐘解決方案

  • 高速串行接口設(shè)計(jì)的高效時(shí)鐘解決方案,數(shù)字系統(tǒng)的設(shè)計(jì)師們面臨著許多新的挑戰(zhàn)，例如使用采用了串行器/解串器（SERDES）技術(shù)的高速串行接口來(lái)取代傳統(tǒng)的并行總線架構(gòu)。基于SERDES的設(shè)計(jì)增加了帶寬，減少了信號(hào)數(shù)量，同時(shí)帶來(lái)了諸如減少布線沖突、降低開(kāi)關(guān)噪
  • 關(guān)鍵字： 時(shí)鐘  解決方案  高效  設(shè)計(jì)  串行  接口  高速  

高速DSP串行外設(shè)接口設(shè)計(jì)

  • 高速DSP串行外設(shè)接口設(shè)計(jì),　1 引言DSP(數(shù)字信號(hào)處理)的優(yōu)勢(shì)除了處理復(fù)雜的運(yùn)算，特別適用于數(shù)字濾波、語(yǔ)音、視頻、圖象處理、通信以及高速實(shí)時(shí)測(cè)控系統(tǒng)中已成為現(xiàn)代信息處理技術(shù)的重要器件，極大地促進(jìn)了信號(hào)處理和測(cè)控各個(gè)領(lǐng)域的學(xué)術(shù)研究、產(chǎn)
  • 關(guān)鍵字： 接口  設(shè)計(jì)  外設(shè)  串行  DSP  高速  DSP  

SOC的高速數(shù)據(jù)流加密傳輸?shù)姆椒▽?shí)現(xiàn)

  • SOC的高速數(shù)據(jù)流加密傳輸?shù)姆椒▽?shí)現(xiàn),計(jì)算機(jī)技術(shù)的發(fā)展使移動(dòng)存儲(chǔ)設(shè)備代替紙張逐漸成為信息傳遞的主要方式，無(wú)紙化辦公也逐漸成為行業(yè)用戶的主要辦公方式。隨著電子商務(wù)、數(shù)字管理以及移動(dòng)辦公等現(xiàn)代行業(yè)的迅猛發(fā)展，行業(yè)用戶(政府、企業(yè)、*、涉密機(jī)關(guān))對(duì)
  • 關(guān)鍵字： 方法  實(shí)現(xiàn)  傳輸  加密  高速  數(shù)據(jù)流  SOC  

ADSP-BF533在低耗高速實(shí)時(shí)系統(tǒng)中的應(yīng)用

  • ADSP-BF533在低耗高速實(shí)時(shí)系統(tǒng)中的應(yīng)用,本文提出了一種基于單片機(jī)+ADSP BF533的雙核結(jié)構(gòu)，適用于一些具有低功耗、高速實(shí)時(shí)處理特點(diǎn)的系統(tǒng)。利用這種雙核結(jié)構(gòu)，可以兼顧高速實(shí)時(shí)數(shù)據(jù)處理和節(jié)約能源的要求，可在許多相關(guān)領(lǐng)域發(fā)揮無(wú)與倫比的作用。
  • 關(guān)鍵字： 系統(tǒng)  應(yīng)用  實(shí)時(shí)  高速  低耗  ADSP-BF533  數(shù)字信號(hào)  

基于DSP的高速激光標(biāo)記控制系統(tǒng)設(shè)計(jì)

  • 基于DSP的高速激光標(biāo)記控制系統(tǒng)設(shè)計(jì),　0 引言　　振鏡掃描式激光標(biāo)記技術(shù)就是通過(guò)控制兩片高速振鏡的偏轉(zhuǎn)角, 改變激光的傳播方向, 經(jīng)過(guò)F-Theata透鏡在工件表面的聚焦, 在工件表面作標(biāo)記。與傳統(tǒng)的標(biāo)記技術(shù)相比, 它具有適用面廣(對(duì)不同材料、形狀的加工表
  • 關(guān)鍵字： 控制系統(tǒng)  設(shè)計(jì)  標(biāo)記  激光  DSP  高速  基于  

IR-UWB通信系統(tǒng)高速USB接口的設(shè)計(jì)與實(shí)現(xiàn)

  • 摘要: 采用高速USB接口連接計(jì)算機(jī)終端與UWB通信系統(tǒng)基帶模塊，設(shè)計(jì)并實(shí)現(xiàn)了USB接口電路，控制UWB通信系統(tǒng)基帶模塊與USB接口設(shè)備的數(shù)據(jù)傳輸，最終實(shí)現(xiàn)了終端電腦與UWB通信系統(tǒng)的數(shù)據(jù)傳輸。實(shí)際測(cè)試中，USB接口的速率約
  • 關(guān)鍵字： 接口  設(shè)計(jì)  實(shí)現(xiàn)  USB  高速  通信  系統(tǒng)  IR-UWB  

FPGA高速收發(fā)器設(shè)計(jì)原則

  • FPGA高速收發(fā)器設(shè)計(jì)原則,高速收發(fā)器(SERDES)的運(yùn)用范圍十分廣泛， 包括通訊、計(jì)算機(jī)、工業(yè)和儲(chǔ)存，以及必須在芯片與芯片/模塊之間、或在背板/電纜上傳輸大量數(shù)據(jù)的系統(tǒng)。但普通高速收發(fā)器的并行總線設(shè)計(jì)已無(wú)法滿足現(xiàn)在的要求。將收發(fā)器整合在FPGA中，成為解決這一問(wèn)題的選擇辦法。
  • 關(guān)鍵字： 原則  設(shè)計(jì)  收發(fā)器  高速  FPGA  RapidIO  

基于UCC27321高速M(fèi)OSFET驅(qū)動(dòng)芯片的功能與應(yīng)用

  • 基于UCC27321高速M(fèi)OSFET驅(qū)動(dòng)芯片的功能與應(yīng)用,1　引言

    　　隨著電力電子技術(shù)的發(fā)展，各種新型的驅(qū)動(dòng)芯片層出不窮，為驅(qū)動(dòng)電路的設(shè)計(jì)提供了更多的選擇和設(shè)計(jì)思路，外圍電路大大減少，使得MOSFET的驅(qū)動(dòng)電路愈來(lái)愈簡(jiǎn)潔，.性能也獲得到了很大地提高。其中UCC27321
  • 關(guān)鍵字： 芯片  功能  應(yīng)用  驅(qū)動(dòng)  MOSFET  UCC27321  高速  基于  

通過(guò)低電壓差分信號(hào)（LVDS）傳輸高速信號(hào)

  • 低電壓差分信號(hào)(LVDS)非常適合時(shí)鐘分配、一點(diǎn)到多點(diǎn)之間的信號(hào)傳輸。本文描述了使用LVDS將高速信號(hào)分配到多個(gè)目的端的方法。 在一個(gè)數(shù)字系統(tǒng)中，當(dāng)各個(gè)子系統(tǒng)需要相同的參考時(shí)鐘源協(xié)同工作時(shí)，時(shí)鐘分配非常重要
  • 關(guān)鍵字： 信號(hào)  傳輸  高速  LVDS  通過(guò)  差分  電壓  

高速PCB串?dāng)_分析及其最小化

  • 1.引言隨著電子產(chǎn)品功能的日益復(fù)雜和性能的提高，印刷電路板的密度和其相關(guān)器件的頻率都不斷攀升，保持并提高系統(tǒng)的速度與性能成為設(shè)計(jì)者面前的一個(gè)重要課題。信號(hào)頻率變高，邊沿變陡，印刷電路板的尺寸變小，布線密
  • 關(guān)鍵字： 最小化  及其  分析  PCB  高速  耦合  

高速電路設(shè)計(jì)中信號(hào)完整性分析

  • 由于系統(tǒng)時(shí)鐘頻率和上升時(shí)間的增長(zhǎng)，信號(hào)完整性設(shè)計(jì)變得越來(lái)越重要。不幸的是，絕大多數(shù)數(shù)字電路設(shè)計(jì)者并沒(méi)意識(shí)到信號(hào)完整性問(wèn)題的重要性，或者是直到設(shè)計(jì)的最后階段才初步認(rèn)識(shí)到。 本篇介紹了高速數(shù)字硬件電路設(shè)
  • 關(guān)鍵字： 分析  完整性  信號(hào)  電路設(shè)計(jì)  高速  
共307條 15/21 |‹ « 12 13 14 15 16 17 18 19 20 21 »

高速介紹

您好，目前還沒(méi)有人創(chuàng)建詞條高速!
歡迎您創(chuàng)建該詞條，闡述對(duì)高速的理解，并與今后在此搜索高速的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473