首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 36核處理器

利用“芯片上網(wǎng)絡”技術(shù) MIT打造36核處理器

  • 　　美國麻省理工學院(MIT)的研究人員們最近利用“芯片上網(wǎng)絡”(NoC)技術(shù)，期望打造出一款具有緩存一致性且能夠擴展至任何核心數(shù)的多核心架構(gòu)。截至目前為止，研究人員們已經(jīng)開發(fā)出一款36核心的處理器芯片原型了。 　　MIT開發(fā)的36核原型采用類似“鋪磚”(tile)的實體布局，每一個tile中包含一顆核心以及一個路由器，用于將固定大小的訊息封包傳送到相鄰核心，最后傳送到目標核心。為了維持緩存一致性，MIT研究人員透過主網(wǎng)絡采用Snoopy協(xié)議的二級&l
  • 關鍵字： MIT  36核處理器  
共1條 1/1 1

36核處理器介紹

您好，目前還沒有人創(chuàng)建詞條36核處理器!
歡迎您創(chuàng)建該詞條，闡述對36核處理器的理解，并與今后在此搜索36核處理器的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473