利用“芯片上網絡”技術 MIT打造36核處理器

　　美國麻省理工學院(MIT)的研究人員們最近利用“芯片上網絡”(NoC)技術，期望打造出一款具有緩存一致性且能夠擴展至任何核心數(shù)的多核心架構。截至目前為止，研究人員們已經開發(fā)出一款36核心的處理器芯片原型了。

　　MIT開發(fā)的36核原型采用類似“鋪磚”(tile)的實體布局，每一個tile中包含一顆核心以及一個路由器，用于將固定大小的訊息封包傳送到相鄰核心，最后傳送到目標核心。為了維持緩存一致性，MIT研究人員透過主網絡采用Snoopy協(xié)議的二級“影子”網格方式，從而實現(xiàn)更具擴展性的架構，此外，速度也比傳統(tǒng)分布式目錄緩存一致性更快24%，比AMD的HyperTransport總線更快12%。

　　MIT電子工程與計算機科學系教授Li-ShiuanPeh表示：“影子網是一種無需緩沖、免競爭的2D網格網絡，能夠保持Snoopy協(xié)議的一致性。它可確保所有的節(jié)點都知道將會到達主網絡的數(shù)據(jù)請求來源。所有的節(jié)點都將始終如一地執(zhí)行優(yōu)先排序──這對于Snoopy協(xié)議的一致性至關重要?！?/p>

　　由于略過L2快取，發(fā)出的請求被傳送至主要網絡上。接著在影子網上發(fā)出一項通知給所有的核心告知來源核心的請求即將到達。由于采用單一位傳送，來自其他核心所發(fā)出的通知可合并傳送，從而加速在影子網上的傳送速度。