首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> 500mhz

40納米500MHz DSP核心的時鐘設(shè)計與分析

  • 在低于40納米的超深亞微米VLSI設(shè)計中，時鐘樹網(wǎng)絡(luò)在電路時序收斂、功耗、PVT變異容差和串擾噪聲規(guī)避方面所起的作用要更重要得多。高性能DSP芯片會有大量關(guān)鍵時序路徑，會要求時鐘偏斜超低的全局時鐘分布。兩點間時鐘
  • 關(guān)鍵字： 設(shè)計  分析  時鐘  核心  500MHz  DSP  納米  
共1條 1/1 1
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473