首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> systemverilog

如何采用SystemVerilog來改善基于FPGA的ASIC原型

  • ASIC在解決高性能復雜設計概念方面提供了一種解決方案,但是ASIC也是高投資風險的,如90nm ASIC/SoC設計大約需要2000萬美元開發(fā)成本.為了降低成本,現(xiàn)在可采用FPGA來實現(xiàn)ASIC.但是,但ASIC集成度較大時,需要幾個FPGA來實現(xiàn),這就需要考慮如何來連接ASIC設計中所有的邏輯區(qū)塊.采用SystemVerilog,可以簡化這一問題.
  • 關鍵字： SystemVerilog  ASIC  FPGA  

SystemVerilog語言簡介

  • Verilog模塊之間的連接是通過模塊端口進行的。為了給組成設計的各個模塊定義端口，我們必須對期望的硬件設計有一個詳細的認識。不幸的是，在設計的早期，我們很難把握設計的細節(jié)。
  • 關鍵字： SystemVerilog  語言  VHDL  

系統(tǒng)級語言SystemVerilog和SystemC的融合

  • SystemVerilog和SystemC不久前依然被視為相互排斥的兩種環(huán)境，而現(xiàn)在可以相互協(xié)作，并為實現(xiàn)設計和驗證方法提供平滑流暢的系統(tǒng)。
  • 關鍵字： SystemVerilog  SystemC  驗證  系統(tǒng)級  

SystemC與SystemVerilog的比較

  • 就 SystemC 和 SystemVerilog 這兩種語言而言， SystemC 是C++在硬件支持方面的擴展，而 SystemVerilog 則繼承了 Verilog，并對 Verilog 在面向對象和驗證能力方面進行了擴展。
  • 關鍵字： SystemVerilog  面向對象  系統(tǒng)級  

基于VMM驗證方法學的MCU驗證環(huán)境

  • 1 簡介隨著設計的復雜程度不斷增加，要求把更多的資源放到驗證上，不但要求驗證能夠覆蓋所有的功能，還希望能夠給出大量的異常情況來檢查DUT對應
  • 關鍵字： SystemVerilog  VMM  

Mentor Graphics Verification Academy 新增 SystemVerilog 課程和模式庫以擴展工程師的專業(yè)知識和資源

  • 　　Mentor Graphics 公司為 Verification Academy 增加全新的 SystemVerilog 課程和模式庫以幫助驗證工程師提高專業(yè)技能、生產(chǎn)率及設計質量。針對 UVM 驗證的 SystemVerilog 面向對象編程 (OOP) 課程由一位業(yè)內資深的 SystemVerilog 專家開發(fā)，可幫助工程師擴展 SystemVerilog 技能并在新概念、新技術與新方法學方面保持與時俱進?？晒┧阉鞯耐ㄓ媚Ｊ綆鞛榉磸统霈F(xiàn)的普遍問題提供解決方案，讓組織能夠記錄并分享最佳實踐，從而提升
  • 關鍵字： Mentor Graphics  SystemVerilog   

SystemVerilog設計語言

  • SystemVerilog 是過去10年來多方面技術發(fā)展和實際試驗的結晶，包括硬件描述語言(HDL)、硬件驗證語言(HVL)、Sy ...
  • 關鍵字： SystemVerilog  
共7條 1/1 1
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473