tsclk 文章 進(jìn)入tsclk技術(shù)社區(qū)

硬件電路時序計算方法與應(yīng)用實例

• 　　摘要：本文針對高速電路設(shè)計中經(jīng)常面臨的時序問題，提出了時序分析和計算方法，并結(jié)合SPI4.2接口給出了具體分析實例。 　　1 滿足接收端芯片的建立/保持時間的必要性 　　在高速數(shù)字電路設(shè)計中，由于趨膚效應(yīng)、臨近干擾、電流高速變化等因素，設(shè)計者不能單純地從數(shù)字電路的角度來審查自己的產(chǎn)品，而要把信號看作不穩(wěn)定的模擬信號。采用頻譜分析儀對信號分析，可以發(fā)現(xiàn)，信號的高頻譜線主要來自于信號的變化沿而不是信號頻率。例如一個1MHz的信號，雖然時鐘周期為1微秒，但是如果其變化沿上升或下降時間為納秒級，則在頻譜儀
• 關(guān)鍵字： DATA  源同步系統(tǒng)  數(shù)據(jù)類信號  時序  TSCLK  201412