arm+fpga 文章進(jìn)入arm+fpga技術(shù)社區(qū)

如何使用FPGA加速機(jī)器學(xué)習(xí)算法

如何使用FPGA加速機(jī)器學(xué)習(xí)算法-　　當(dāng)前，AI因?yàn)槠銫NN（卷積神經(jīng)網(wǎng)絡(luò)）算法出色的表現(xiàn)在圖像識(shí)別領(lǐng)域占有舉足輕重的地位。基本的CNN算法需要大量的計(jì)算和數(shù)據(jù)重用，非常適合使用FPGA來(lái)實(shí)現(xiàn)。上個(gè)月，Ralph Wittig（Xilinx CTO Office的卓越工程師）在2016年OpenPower峰會(huì)上發(fā)表了約20分鐘時(shí)長(zhǎng)的演講并討論了包括清華大學(xué)在內(nèi)的中國(guó)各大學(xué)研究CNN的一些成果。
關(guān)鍵字： FPGA GPU AuvizDNN

基于ARM和FPGA的多路電機(jī)控制方案

基于ARM和FPGA的多路電機(jī)控制方案-專(zhuān)用控制器由ARM(LPC2214)、FPGA(EP2C5T144C8)、驅(qū)動(dòng)器接口電路、編碼器接口電路、限位檢測(cè)電路和電源電路等組成，ARM通過(guò)串口實(shí)現(xiàn)與上位機(jī)之間的通信，解析從上位機(jī)獲得的控制指令，并通過(guò)FPGA產(chǎn)生相應(yīng)輸出信號(hào)給驅(qū)動(dòng)器接口，驅(qū)動(dòng)器接口外接驅(qū)動(dòng)器。
關(guān)鍵字： arm fpga 電機(jī)控制

詳解FPGA開(kāi)發(fā)流程中每一環(huán)節(jié)的物理含義和實(shí)現(xiàn)目標(biāo)

詳解FPGA開(kāi)發(fā)流程中每一環(huán)節(jié)的物理含義和實(shí)現(xiàn)目標(biāo)-FPGA的開(kāi)發(fā)流程是遵循著ASIC的開(kāi)發(fā)流程發(fā)展的，發(fā)展到目前為止，F(xiàn)PGA的開(kāi)發(fā)流程總體按照?qǐng)D1進(jìn)行，有些步驟可能由于其在當(dāng)前項(xiàng)目中的條件的寬度的允許，可以免去，比如靜態(tài)仿真過(guò)程，這樣來(lái)達(dá)到項(xiàng)目時(shí)間上的優(yōu)勢(shì)。
關(guān)鍵字： FPGA

一文了解FPGA與DSP的區(qū)別、特點(diǎn)及用途

一文了解FPGA與DSP的區(qū)別、特點(diǎn)及用途-FPGA是一種可編程的硅芯片，DSP是數(shù)字信號(hào)處理，當(dāng)系統(tǒng)設(shè)計(jì)人員在項(xiàng)目的架構(gòu)設(shè)計(jì)階段就面臨到底采用FPGA還是DSP的重要問(wèn)題。本文將首先分別介紹FPGA和DSP的特點(diǎn)，然后再?gòu)膬?nèi)部資源、編程語(yǔ)言、功能多個(gè)角度解析兩者的不同。
關(guān)鍵字： FPGA DSP

成為ARM嵌入式系統(tǒng)硬件高手的要素

成為ARM嵌入式系統(tǒng)硬件高手的要素-ARM嵌入式和單片機(jī)學(xué)習(xí)有著密不可分的關(guān)系，在學(xué)習(xí)單片機(jī)的過(guò)程中積累必要的學(xué)習(xí)經(jīng)驗(yàn)和知識(shí)是非常有必要的，如何在這一過(guò)程中逐漸成為高級(jí)嵌入式工程師呢？本文將為大家介紹如何在學(xué)習(xí)過(guò)程中，積累成為高級(jí)嵌入式系統(tǒng)硬件工程師要具備的技能。
關(guān)鍵字： ARM 嵌入式系統(tǒng)

通過(guò)FPGA智能調(diào)試工具縮短驗(yàn)證時(shí)間

通過(guò)FPGA智能調(diào)試工具縮短驗(yàn)證時(shí)間-設(shè)計(jì)人員選擇具有優(yōu)秀調(diào)試能力的FPGA器件，可以縮短開(kāi)發(fā)周期并降低成本，同時(shí)顯著加快上市速度。
關(guān)鍵字： FPGA 邏輯分析儀

基于FPGA的虛擬現(xiàn)實(shí)定位系統(tǒng)

基于FPGA的虛擬現(xiàn)實(shí)定位系統(tǒng)-虛擬現(xiàn)實(shí)技術(shù)是目前計(jì)算機(jī)信息科學(xué)中的前沿學(xué)科，文中設(shè)計(jì)了一種以FPGA 為核心的數(shù)據(jù)采集處理系統(tǒng).利用HMC5883L和ADXL345對(duì)虛擬場(chǎng)景中物體的方位和朝向進(jìn)行確定并通過(guò)以太網(wǎng)給虛擬場(chǎng)景主機(jī)發(fā)送數(shù)據(jù).整個(gè)系統(tǒng)以 FPGA作為主控制器，配以傳感器數(shù)據(jù)采集，內(nèi)部FIFO存儲(chǔ)，以太網(wǎng)高速傳輸，從而把定位系統(tǒng)參數(shù)實(shí)時(shí)傳送到上位機(jī)中，具有傳輸速度快.實(shí)時(shí)性等優(yōu)點(diǎn)，實(shí)現(xiàn)了虛擬現(xiàn)實(shí)高精度定位的功能.
關(guān)鍵字： FPGA 虛擬現(xiàn)實(shí)

電路設(shè)計(jì)常見(jiàn)的八個(gè)誤區(qū)

電路設(shè)計(jì)常見(jiàn)的八個(gè)誤區(qū)-電路設(shè)計(jì)常見(jiàn)的八個(gè)誤區(qū)：現(xiàn)象一：這板子的PCB設(shè)計(jì)要求不高，就用細(xì)一點(diǎn)的線，自動(dòng)布吧；現(xiàn)象二：這些總線信號(hào)都用電阻拉一下，感覺(jué)放心些；現(xiàn)象三：CPU和FPGA的這些不用的I/O口怎么處理呢？先讓它空著吧，以后再說(shuō)。
關(guān)鍵字：電路設(shè)計(jì) PCB fpga

FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧（6）

FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧（6）-時(shí)序性能是FPGA 設(shè)計(jì)最重要的指標(biāo)之一。造成時(shí)序性能差的根本原因有很多，但其直接原因可分為三類(lèi)：布局較差、邏輯級(jí)數(shù)過(guò)多以及信號(hào)扇出過(guò)高。
關(guān)鍵字： FPGA 時(shí)序性能

FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧（7）

FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧（7）-通常我們會(huì)為工程添加UCF 約束指定時(shí)序要求和管腳約束。但是UCF 約束是給MAP，PAR 等實(shí)現(xiàn)使用的，綜合工具XST 并不能感知系統(tǒng)的時(shí)序要求。而為XST 添加X(jué)CF 約束卻是使實(shí)現(xiàn)結(jié)果擁有最高頻率的關(guān)鍵。
關(guān)鍵字： FPGA XCF UCF

利用FPGA的自身特性實(shí)現(xiàn)隨機(jī)數(shù)發(fā)生器

利用FPGA的自身特性實(shí)現(xiàn)隨機(jī)數(shù)發(fā)生器-本文主要介紹利用FPGA的自身的特性實(shí)現(xiàn)隨機(jī)數(shù)發(fā)生器，在Virtex-II Pro開(kāi)發(fā)板上用ChipScope觀察隨機(jī)數(shù)序列，以及在PCIe4Base（基于Virtex-4 FPGA）上實(shí)現(xiàn)。
關(guān)鍵字： fpga

談?wù)勅绾卫肍PGA開(kāi)發(fā)板進(jìn)行ASIC原型開(kāi)發(fā)

談?wù)勅绾卫肍PGA開(kāi)發(fā)板進(jìn)行ASIC原型開(kāi)發(fā)-ASIC設(shè)計(jì)在尺寸和復(fù)雜性上不斷增加，現(xiàn)代FPGA的容量和性能的新進(jìn)展意味著這些設(shè)計(jì)中的2/3能夠使用單個(gè)FPGA進(jìn)行建模。
關(guān)鍵字： FPGA ASIC

FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧（5）

FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧（5）-一般來(lái)講，添加約束的原則為先附加全局約束，再補(bǔ)充局部約束，而且局部約束比較寬松。其目的是在可能的地方盡量放松約束，提高布線成功概率，減少I(mǎi)SE 布局布線時(shí)間。典型的全局約束包括周期約束和偏移約束。
關(guān)鍵字： FPGA 周期約束

FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧（4）

FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧（4）-在代碼編寫(xiě)完畢后，需要借助于測(cè)試平臺(tái)來(lái)驗(yàn)證所設(shè)計(jì)的模塊是否滿足要求。ISE 提供了兩種測(cè)試平臺(tái)的建立方法，一種是使用HDL Bencher 的圖形化波形編輯功能編寫(xiě)，另一種就是利用HDL 語(yǔ)言，相對(duì)于前者使用簡(jiǎn)單、功能強(qiáng)大。
關(guān)鍵字： FPGA ISE

FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧（3）

FPGA實(shí)戰(zhàn)開(kāi)發(fā)技巧（3）-所謂綜合，就是將HDL語(yǔ)言、原理圖等設(shè)計(jì)輸入翻譯成由與、或、非門(mén)和RAM、觸發(fā)器等基本邏輯單元的邏輯連接( 網(wǎng)表)，并根據(jù)目標(biāo)和要求( 約束條件) 優(yōu)化所生成的邏輯連接，生成EDF 文件。XST 內(nèi)嵌在ISE 3 以后的版本中，并且在不斷完善。
關(guān)鍵字： FPGA 賽靈思