builder 文章進(jìn)入builder技術(shù)社區(qū)

基于DSP Builder的DDS設(shè)計(jì)及其FPGA實(shí)現(xiàn)

直接數(shù)字合成器，是采用數(shù)字技術(shù)的一種新型頻率合成技術(shù)，他通過控制頻率、相位增量的步長，產(chǎn)生各種不同頻率的信號(hào)。他具有一系列的優(yōu)點(diǎn)；較高的頻率分辨率；可以實(shí)現(xiàn)快速的頻率切換；在頻率改變時(shí)能夠保持相位的連續(xù)；很容易實(shí)現(xiàn)頻率、相位和幅度的數(shù)控調(diào)制等。目前可采用專用芯片或可編程邏輯芯片實(shí)現(xiàn)DDS[1]，專用的DDS芯片產(chǎn)生的信號(hào)波形、功能和控制方式固定，常不能滿足具體需要[2]?？删幊踢壿嬈骷哂衅骷?guī)模大、工作速度快及可編程的硬件特點(diǎn)，并且開發(fā)周期短，易于升級(jí)，因?yàn)榉浅＿m合用于實(shí)現(xiàn)DDS。　　1 DDS的
關(guān)鍵字：嵌入式系統(tǒng) 單片機(jī) DSP Builder DDS FPGA 嵌入式

摘　要：在對(duì)G.726語音編解碼標(biāo)準(zhǔn)分析的基礎(chǔ)上給出了基于FPGA的DSP設(shè)計(jì)流程,利用MATLAB/Simulink、DSP Builder和SOPC Builder工具設(shè)計(jì)了G.726語音編解碼器,通過仿真實(shí)驗(yàn)驗(yàn)證了所設(shè)計(jì)的編解碼器模型的正確性,實(shí)現(xiàn)了編解碼器在SoPC系統(tǒng)中的綜合。關(guān)鍵詞：ADPCM MATLAB/Simulink DSP Builder FPGA SoPC G.726是ITU前身CCITT于1990年在G.721和G.723標(biāo)準(zhǔn)的基礎(chǔ)上提出的關(guān)于把64kbps非線性PCM信號(hào)
關(guān)鍵字： ADPCM Builder DSP FPGA MATLAB/Simulink SoPC 消費(fèi)電子消費(fèi)電子

電子設(shè)計(jì)應(yīng)用2004年第9期摘要：本文從系統(tǒng)總線設(shè)計(jì)、用戶自定義指令和FPGA協(xié)處理器的應(yīng)用這三個(gè)方面詳細(xì)介紹了如何應(yīng)用SoPC設(shè)計(jì)思想和SoPC Builder工具來開發(fā)電子系統(tǒng)。通過應(yīng)用SoPC Builder開發(fā)工具，設(shè)計(jì)者可以擺脫傳統(tǒng)的、易于出錯(cuò)的軟硬件設(shè)計(jì)細(xì)節(jié)，從而達(dá)到加快項(xiàng)目開發(fā)、縮短開發(fā)周期、節(jié)約開發(fā)成本的目的。關(guān)鍵詞：SoPC；SoPC Builder；FPGA引言隨著技術(shù)的進(jìn)一步發(fā)展，SoC設(shè)計(jì)面臨著一些諸如如何進(jìn)行軟硬件協(xié)同設(shè)計(jì)，如何縮短電子產(chǎn)品開
關(guān)鍵字： FPGA SoPC SoPC Builder