builder 文章進(jìn)入builder技術(shù)社區(qū)

基于DSP Builder的CIC梳狀濾波器的設(shè)計(jì)

摘要：CIC梳狀濾波器具有結(jié)構(gòu)簡(jiǎn)單、規(guī)整，占用存儲(chǔ)量小，不需要乘法器，實(shí)現(xiàn)簡(jiǎn)單且速度高等特點(diǎn)，在高速抽取或插值系統(tǒng)應(yīng)用廣泛。采用DSP Builder軟件工具，在Simulink平臺(tái)上構(gòu)建了一級(jí)4階CIC梳狀濾波器仿真模型，通
關(guān)鍵字： DSP Builder FPGA CIC梳狀濾波器仿真模型

基于FPGA和DDS的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)與實(shí)現(xiàn)

為了提高數(shù)字調(diào)制信號(hào)發(fā)生器的頻率準(zhǔn)確度和穩(wěn)定度，并使其相關(guān)技術(shù)參數(shù)靈活可調(diào)，提出了基于FPGA和DDS技術(shù)的數(shù)字調(diào)制信號(hào)發(fā)生器設(shè)計(jì)方法。利用Matlab／Simulink、DSP Builder、QuartusⅡ3個(gè)工具軟件，進(jìn)行基本DDS建模，然后在DDS模塊的基礎(chǔ)上，通過單片機(jī)等電路組成的控制單元的邏輯控制作用，根據(jù)通信系統(tǒng)中數(shù)字調(diào)制方式的基本原理，設(shè)計(jì)并實(shí)現(xiàn)了數(shù)字調(diào)制信號(hào)發(fā)生器，從而實(shí)現(xiàn)二進(jìn)制頻移鍵控(2FSK)、二進(jìn)制相移鍵控(2PSK)和二進(jìn)制幅移鍵控(2ASK)3種基本的二進(jìn)制數(shù)字調(diào)制。所得
關(guān)鍵字：數(shù)字調(diào)制信號(hào) 直接數(shù)字頻率合成器 FPGA DSP Builder

基于 DSP Builder 的行車道檢測(cè)的實(shí)現(xiàn)

通過對(duì)攝像頭讀入的道路白線圖像進(jìn)行灰度變換，再檢測(cè)出白線的邊緣，這是實(shí)現(xiàn)智能車自動(dòng)導(dǎo)航和輔助導(dǎo)航的基礎(chǔ)。行車道檢測(cè)系統(tǒng)可以應(yīng)用于智能車的防撞預(yù)警和控制。該系統(tǒng)設(shè)計(jì)重點(diǎn)是邊緣檢測(cè)電路的設(shè)計(jì)。邊緣檢測(cè)電路
關(guān)鍵字： DSP Builder 行車道檢測(cè)

基于Altera FPGA無(wú)操作系統(tǒng)的LWIP移植

基于Altera FPGA無(wú)操作系統(tǒng)的LWIP移植, 由于環(huán)境的特殊性，不僅要求設(shè)備具有較高的性能，也對(duì)設(shè)備的體積功耗等提出了嚴(yán)格的要求。為增加系統(tǒng)運(yùn)行的可靠性，硬件設(shè)備需盡可能的緊湊。在滿足系統(tǒng)運(yùn)行需求的前提下，硬件中分立元件越少越好?；诂F(xiàn)場(chǎng)可編程門
關(guān)鍵字： SOPC Builder NiosⅡ LWIP

基于FPGA及DSP Builder的VGA接口時(shí)序和系統(tǒng)設(shè)計(jì)

基于FPGA及DSP Builder的VGA接口時(shí)序和系統(tǒng)設(shè)計(jì),本文基于DSP Builder的VGA接口設(shè)計(jì)方法，對(duì)VGA接口時(shí)序和系統(tǒng)設(shè)計(jì)需求進(jìn)行了介紹，并在硬件平臺(tái)下實(shí)現(xiàn)一維與二維信號(hào)的顯示。

VGA接口標(biāo)準(zhǔn)

VGA顯像原理

顯示器通過光柵掃描的方式，電子束在顯示屏幕上
關(guān)鍵字：時(shí)序系統(tǒng) 設(shè)計(jì) 接口 VGA FPGA DSP Builder 基于

用C++ Builder實(shí)現(xiàn)組態(tài)王實(shí)時(shí)監(jiān)控艾默生變頻器

用C++ Builder實(shí)現(xiàn)組態(tài)王實(shí)時(shí)監(jiān)控艾默生變頻器,1 引言　　工業(yè)自動(dòng)化通用組態(tài)軟件——組態(tài)王軟件系統(tǒng)與最終工程人員使用的具體的變頻器或現(xiàn)場(chǎng)部件無(wú)關(guān)。對(duì)于不同的硬件設(shè)施，只需為組態(tài)王配置相應(yīng)的通訊驅(qū)動(dòng)程序即可。組態(tài)王支持的硬件設(shè)備包括：可編程
關(guān)鍵字：艾默生變頻器監(jiān)控實(shí)時(shí) 實(shí)現(xiàn) 組態(tài) Builder

基于C++Builder的串口數(shù)據(jù)實(shí)時(shí)曲線繪制的實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： C++Builder 實(shí)時(shí)曲線繪制 MSComm串行通信控件

基于DSP的QPSK調(diào)制器的設(shè)計(jì)

四相相移鍵控調(diào)制（QuaternaryPhaseShiftKeying，QPSK）是一種線性窄帶數(shù)字調(diào)制技術(shù)，它已經(jīng)在數(shù)字調(diào)制技術(shù)中占...
關(guān)鍵字： QPSK調(diào)制 DSP Builder QuartusII

基于Matlab／DSP Builder任意波形信號(hào)發(fā)生器的兩種設(shè)計(jì)

基于Matlab／DSP Builder任意波形信號(hào)發(fā)生器的兩種設(shè)計(jì),根據(jù)傳統(tǒng)型任意波形信號(hào)發(fā)生器和基于DDS任意波形信號(hào)發(fā)生器的設(shè)計(jì)原理，采用Matlab／DSP Builder的建模方法，在DSP Builder平臺(tái)上完成兩種原理的系統(tǒng)建模和仿真，并用SignalCompiler工具對(duì)模型進(jìn)行編譯，產(chǎn)生QuartusⅡ能夠識(shí)別的VHDL源程序，并通過FPGA芯片EP2C8Q208C來(lái)實(shí)現(xiàn)，最后用SignalTapⅡ進(jìn)行硬件測(cè)試。經(jīng)系統(tǒng)仿真和硬件測(cè)試，證明兩種設(shè)計(jì)方法的正確性。比較傳統(tǒng)的硬件描述語(yǔ)言建模
關(guān)鍵字：波形信號(hào)發(fā)生器設(shè)計(jì) 任意 Builder Matlab DSP 基于

基于DSP Builder數(shù)字信號(hào)處理器的FPGA設(shè)計(jì)

針對(duì)使用硬件描述語(yǔ)言進(jìn)行設(shè)計(jì)存在的問題，提出一種基于FPGA并采用DSP BuildIer作為設(shè)計(jì)工具的數(shù)字信號(hào)處理器設(shè)計(jì)方法。并按照Matlab／Simulink／DSP Builder／QuartusⅡ設(shè)計(jì)流程，設(shè)計(jì)了一個(gè)12階FIR低通數(shù)字濾波器，通過Quaxtus時(shí)序仿真及嵌入式邏輯分析儀signalTapⅡ硬件測(cè)試對(duì)設(shè)計(jì)進(jìn)行了驗(yàn)證。結(jié)果表明，所設(shè)計(jì)的FIR濾波器功能正確，性能良好。
關(guān)鍵字： Builder FPGA DSP 數(shù)字信號(hào)處理器

基于SoPC Builder的電子系統(tǒng)的開發(fā)

摘要：從系統(tǒng)總線設(shè)計(jì)、用戶自定義指令和FPGA協(xié)處理器的應(yīng)用這三個(gè)方面詳細(xì)介紹了如何應(yīng)用SOPC設(shè)計(jì)思想和SoPC Builder工具來(lái)開發(fā)電子系統(tǒng)。通過應(yīng)用SOPC Builder開發(fā)工具，設(shè)計(jì)者可以擺脫傳統(tǒng)的、易于出錯(cuò)的軟硬件設(shè)
關(guān)鍵字： Builder SoPC 電子系統(tǒng)

帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

關(guān)鍵字： DSP-Builder 帶寬自適應(yīng) PI控制全數(shù)字鎖相環(huán)

基于DSP Builder的帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計(jì)與實(shí)現(xiàn)

提出一種設(shè)計(jì)全數(shù)字鎖相環(huán)的新方法，采用基于PI控制算法的環(huán)路濾波器，在分析模擬鎖相環(huán)系統(tǒng)的數(shù)學(xué)模型的基礎(chǔ)上，建立了帶寬自適應(yīng)全數(shù)字鎖相環(huán)的數(shù)學(xué)模型。使用DSP Builder在Matlab／Simulink環(huán)境下搭建系統(tǒng)模型，并采用FPGA實(shí)現(xiàn)了硬件電路。軟件仿真和硬件測(cè)試的結(jié)果證明了該設(shè)計(jì)的正確性和易實(shí)現(xiàn)性。該鎖相環(huán)具有鎖頻速度快、頻率跟蹤范圍寬的特點(diǎn)。同時(shí)，系統(tǒng)設(shè)計(jì)表明基于DSP Builder的設(shè)計(jì)方法可縮短設(shè)計(jì)周期，提高設(shè)計(jì)的靈活性。
關(guān)鍵字：相環(huán) 設(shè)計(jì) 實(shí)現(xiàn) 數(shù)字適應(yīng) DSP Builder 帶寬基于

基于FPGA及DSP Builder的VGA接口設(shè)計(jì)

基于FPGA及DSP Builder的VGA接口設(shè)計(jì),本文基于DSP Builder的VGA接口設(shè)計(jì)方法，對(duì)VGA接口時(shí)序和系統(tǒng)設(shè)計(jì)需求進(jìn)行了介紹，并在硬件平臺(tái)下實(shí)現(xiàn)一維與二維信號(hào)的顯示。

VGA接口標(biāo)準(zhǔn)

VGA顯像原理

顯示器通過光柵掃描的方式，電子束在顯示屏幕上
關(guān)鍵字：接口設(shè)計(jì) VGA Builder FPGA DSP 基于