基于DSP Builder的帶寬自適應(yīng)全數(shù)字鎖相環(huán)的設(shè)計與實現(xiàn)

傳統(tǒng)的數(shù)字鎖相環(huán)設(shè)計在結(jié)構(gòu)上希望通過采用具有低通特性的環(huán)路濾波，從而獲得穩(wěn)定的振蕩控制數(shù)據(jù)。但是，在基于數(shù)字邏輯電路設(shè)計的數(shù)字鎖相環(huán)系統(tǒng)中，利用邏輯算法實現(xiàn)低通濾波是比較困難的。于是，出現(xiàn)了一些脈沖序列低通濾波計數(shù)電路，其中最為常見的是“N先于M”環(huán)路濾波器。這些電路通過對鑒相模塊產(chǎn)生的相位誤差脈沖進行計數(shù)運算，獲得可控振蕩器模塊的振蕩控制參數(shù)。脈沖序列低通濾波計
數(shù)方法是一個比較復(fù)雜的非線性處理過程，難以進行線性近似，所以無法采用系統(tǒng)傳遞函數(shù)分析方法確定鎖相環(huán)中的設(shè)計參數(shù)，以及進一步分析鎖相性能。在設(shè)計方法上多采用VHDL語言或者Verilog HDL語言編程完成系統(tǒng)設(shè)計，并利用EDA軟件對系統(tǒng)進行時序仿真，以驗證設(shè)計的正確性。該種設(shè)計方法就要求設(shè)計者對FPGA硬件有一定的了解，并且具有扎實的硬件描述語言編程基礎(chǔ)。

本文采用一種基于比例積分(PI)控制算法的環(huán)路濾波器應(yīng)用于帶寬自適應(yīng)的全數(shù)字鎖相環(huán)，建立了該鎖相環(huán)的數(shù)學(xué)模型，并分析該鎖相環(huán)的各項性能指標和設(shè)計參數(shù)之間的關(guān)系。利用DSP Builder直接對得到的鎖相環(huán)數(shù)學(xué)模型在Matlab／Simulink環(huán)境下進行系統(tǒng)級的建模，并進行計算機仿真，同時將建立的模型文件轉(zhuǎn)換成VHDL程序代碼，在QuartusⅡ軟件中進行仿真驗證，并用FPGA予以實現(xiàn)。

1 帶寬自適應(yīng)全數(shù)字鎖相環(huán)的理論分析
1．1 基于PI控制的模擬鎖相環(huán)的理論分析
鎖相回路是一個負反饋系統(tǒng)，主要由鑒相器(PD)、環(huán)路濾波器(LF)和壓控振蕩器(VCO)三個部分組成。鑒相器的作用是計算輸入信號和輸出信號的之間的相位誤差。環(huán)路濾波器的主要作用是抑制噪聲及高頻分量，并且控制著環(huán)路相位校正的速度與精度。為了能夠提高鎖相系統(tǒng)的性能，本文采用基于PI控制算法的一階低通濾波器，即將鑒相模塊鑒別出的相位誤差大小乘以一定的比例系數(shù)而產(chǎn)生一個比例控制參數(shù)，同時對相位誤差大小進行積分，并在積分系數(shù)的調(diào)節(jié)下產(chǎn)生一個積分控制參數(shù)，最終取比例和積分控制參數(shù)的和作為該環(huán)節(jié)的控制參數(shù)。壓控振蕩器的作用就是利用輸入的電壓值控制輸出信號的頻率。設(shè)壓控振蕩器的輸入信號為V0(t)，輸出信號的頻率為ω0+KV0(t)，則輸出信號的相位：

式中：，則壓控振蕩器的傳遞函數(shù)為：HVCO(s)=θf(s)／V0(t)=K／s，可以看出壓控振蕩器相當于一個固有積分環(huán)節(jié)。在該設(shè)計中取壓控振蕩器的增益K=1，則通過以上的分析可得基于PI控制算法的模擬鎖相環(huán)結(jié)構(gòu)框圖如圖1所示。

由圖1可以得出，該鎖相回路的閉環(huán)傳遞函數(shù)為：

不難看出該系統(tǒng)是一個典型的二階系統(tǒng)，那么二階模擬鎖相環(huán)的閉環(huán)傳遞函數(shù)可表示為：

式中：Kp和Kl分別為比例系數(shù)和積分系數(shù)，取為系統(tǒng)的自然頻率；ζ為系統(tǒng)的阻尼系數(shù)。
1．2 帶寬自適應(yīng)全數(shù)字鎖相環(huán)的理論分析
對上述模擬鎖相環(huán)的s域傳遞函數(shù)進行離散化處理，采用脈沖響應(yīng)不變法即可得到全數(shù)字鎖相環(huán)回路的閉環(huán)傳遞函數(shù)為：


于是可以得到基于參數(shù)K1和K2的全數(shù)字鎖相環(huán)的結(jié)構(gòu)圖如圖2所示。