首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cadence?virtuoso?

華力開發(fā)55納米平臺的參考設(shè)計流程

  • 全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS)與上海華力微電子有限公司，日前共同宣布華力微電子基于Cadence ? Encounter? 數(shù)字技術(shù)交付出55納米平臺的參考設(shè)計流程。從現(xiàn)在起，華力微電子首次在其已建立的55 納米工藝平臺上實現(xiàn)了從 RTL到GDSII的完整流程，它也是Cadence與上海華力緊密合作的結(jié)果。
  • 關(guān)鍵字： Cadence  華力  納米  

ST、ARM和Cadence聯(lián)合向Accellera提交三個新方案

Cadence推出用于PCIe 3.0的SpeedBridge Adapter

  • 全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS)日前宣布推出全新用于PCIe 3.0的SpeedBridge? Adapter。它為設(shè)計師們提供了一個重要的工具，來驗證和確認他們的PCI Express (PCIe) 設(shè)計。
  • 關(guān)鍵字： Cadence  PCIe  SoC  

Cadence協(xié)助創(chuàng)意、聯(lián)電克服先進制程設(shè)計挑戰(zhàn)

  • 益華電腦(Cadence Design Systems)近日宣布兩項成功合作案例，其一為設(shè)計服務(wù)業(yè)者創(chuàng)意電子(GUC)運用Cadence Encounter數(shù)位設(shè)計實現(xiàn)系統(tǒng)(Digital Implementation System，EDI)與Cadence Litho Physical Analyzer，成功地完成了20nm系統(tǒng)晶片(SoC)測試晶片的試產(chǎn)。此外晶圓代工大廠聯(lián)電(UMC)已經(jīng)采用Cadence 「設(shè)計中(in-design)」與signoff DFM (design-for-manufa
  • 關(guān)鍵字： Cadence  制程設(shè)計  

聯(lián)華28納米節(jié)點采用Cadence物理和電學(xué)制造性設(shè)計簽收解決方案

  • 全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS)日前宣布，歷經(jīng)廣泛的基準測試后，半導(dǎo)體制造商聯(lián)華電子(NYSE：UMC;TWSE：2303)(UMC)已采用Cadence? “設(shè)計內(nèi)”和“簽收”可制造性設(shè)計(DFM)流程對28納米設(shè)計進行物理簽收和電學(xué)變量優(yōu)化。
  • 關(guān)鍵字： 聯(lián)華電子  Cadence  DFM  

Cadence采用全新可支持電學(xué)感知設(shè)計的Virtuoso版圖套件

  • 全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS) 日前宣布推出用于實現(xiàn)電學(xué)感知設(shè)計的Virtuoso?版圖套件，它是一種開創(chuàng)性的定制設(shè)計方法，能提高設(shè)計團隊的設(shè)計生產(chǎn)力和定制IC的電路性能。
  • 關(guān)鍵字： Cadence  Virtuoso  EAD  

臺積電TSMC擴大與Cadence在Virtuoso定制設(shè)計平臺的合作

  • 為專注于解決先進節(jié)點設(shè)計的日益復(fù)雜性，全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS) 日前宣布，臺積電已與Cadence在Virtuoso定制和模擬設(shè)計平臺擴大合作以設(shè)計和驗證其尖端IP。
  • 關(guān)鍵字： Cadence  Virtuoso  臺積  PDKs  

Cadence解決方案助力創(chuàng)意電子20納米SoC測試芯片成功流片

  • 全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS) 日前宣布，設(shè)計服務(wù)公司創(chuàng)意電子(GUC)使用Cadence? Encounter?數(shù)字實現(xiàn)系統(tǒng)(EDI)和Cadence光刻物理分析器成功完成20納米系統(tǒng)級芯片(SoC)測試芯片流片。雙方工程師通過緊密合作，運用Cadence解決方案克服實施和可制造性設(shè)計(DFM)驗證挑戰(zhàn)，并最終完成設(shè)計。
  • 關(guān)鍵字： Cadence  DFM  

Cadence解決方案助力創(chuàng)意電子20納米SoC測試芯片成功流片

  • 　　Cadence Encounter數(shù)字實現(xiàn)系統(tǒng)與Cadence光刻物理分析器 　　可降低風(fēng)險并縮短設(shè)計周期 　　全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS) 今天宣布，設(shè)計服務(wù)公司創(chuàng)意電子(GUC)使用Cadence? Encounter?數(shù)字實現(xiàn)系統(tǒng)(EDI)和Cadence光刻物理分析器成功完成20納米系統(tǒng)級芯片(SoC)測試芯片流片。雙方工程師通過緊密合作，運用Cadence解決方案克服實施和可制造性設(shè)計(DFM)驗證挑戰(zhàn)，并最終完成設(shè)計。 　　在開發(fā)過程中
  • 關(guān)鍵字： Cadence  20納米  SoC  

Cadence：Tempus時序簽收加速SoC設(shè)計

  • 為簡化和加速復(fù)雜IC的開發(fā)，Cadence 設(shè)計系統(tǒng)公司不久前推出Tempus時序簽收解決方案。這是一款新的靜態(tài)時序分析與收斂工具，旨在幫助系統(tǒng)級芯片 (SoC) 開發(fā)者加速時序收斂，將芯片設(shè)計快速轉(zhuǎn)化為可制造的產(chǎn)品。
  • 關(guān)鍵字： Cadence  Tempus  CPU  201307  

臺積電認可Cadence Tempus時序簽收工具用于20納米設(shè)計

  • Cadence日前宣布，臺積電(TSMC)在20納米制程對全新的Cadence Tempus時序簽收解決方案提供了認證。該認證意味著通過臺積電嚴格的EDA工具驗證過的Cadence Tempus 時序簽收解決方案能夠確?？蛻魧崿F(xiàn)先進制程節(jié)點的最高精確度標準。
  • 關(guān)鍵字： Cadence  臺積電  Tempus  

Cadence為復(fù)雜SoC設(shè)計縮短時序收斂時程

  • 　　在加速復(fù)雜IC開發(fā)更容易的當(dāng)下，益華電腦(Cadence Design Systems, Inc.)發(fā)表 Tempus 時序 Signoff解決方案(Timing Signoff Solution)，這是嶄新的靜態(tài)時序分析與收斂工具，精心設(shè)計讓系統(tǒng)晶片(System-on-Chip，SoC)開發(fā)人員能夠加速時序收斂，讓晶片設(shè)計更快速地投入制造流程。Tempus 時序Signoff解決方案意謂全新的時序signoff工具作法，讓客戶能夠縮短時序signoff收斂與分析，實現(xiàn)更快速的試產(chǎn)，同時創(chuàng)造良率更高
  • 關(guān)鍵字： Cadence  SoC設(shè)計  

Cadence推出Tempus時序簽收解決方案

  • 　　為設(shè)計收斂和簽收提供前所未有的性能和容量 　　Tempus?時序簽收解決方案提供的性能比傳統(tǒng)的時序分析解決方案提升了一個數(shù)量級。 　　可擴展性，能夠?qū)哂猩蟽|個實例的設(shè)計進行全扁平化分析。 　　集成的簽收精度的時序收斂環(huán)境利用創(chuàng)新的考慮物理layout的ECO技術(shù)，可以使設(shè)計閉合提前數(shù)周時間。 　　為簡化和加速復(fù)雜IC的開發(fā)，Cadence 設(shè)計系統(tǒng)公司推出Tempus? 時序簽收解決方案。這是一款新的靜態(tài)時序分析與收斂工具，旨在幫助系統(tǒng)級芯片 (SoC) 開發(fā)者加速時序收斂，將芯片設(shè)計快速轉(zhuǎn)
  • 關(guān)鍵字： Cadence  Tempus  時序簽收  

Cadence Incisive Enterprise Simulator將低功耗驗證效率提升30%

  • 　　【中國，2013年5月14日】全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ: CDNS)，近日推出新版本Incisive Enterprise Simulator，該版本將復(fù)雜SoC的低功耗驗證效率提高了30%。13.1版的Cadence  Incisive Enterprise Simulator致力于解決低功耗驗證的問題，包括高級建模、調(diào)試、功率格式支持，并且為當(dāng)今最復(fù)雜的SoC提供了更快的驗證方式。 　　Incisive SimVision Debugger的最新
  • 關(guān)鍵字： Cadence  SoC  

Cadence和GLOBALFOUNDRIES合作改進20及14納米節(jié)點DFM簽收

  •  　　【中國，2013年5月13日】全球電子設(shè)計創(chuàng)新領(lǐng)先企業(yè)Cadence設(shè)計系統(tǒng)公司(NASDAQ:CDNS)近日宣布，GLOBALFOUNDRIES已攜手Cadence®，為其20和14納米制程提供模式分類數(shù)據(jù)。GLOBALFOUNDRIES之所以采用Cadence模式分類和模式匹配解決方案，是因為它們可以使可制造性設(shè)計(DFM)加快四倍，這對提高客戶硅片成品率和可預(yù)測性非常關(guān)鍵。 　　“我們已集成了Cadence模式分類技術(shù)，根據(jù)模式相似性將成品率不利因素分成若干模式
  • 關(guān)鍵字： Cadence  28納米  
共353條 11/24 |‹ « 9 10 11 12 13 14 15 16 17 18 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473