首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> cpld／fpga

賽靈思90nm FPGA平臺出貨量達2600萬片

  •  再創(chuàng)可編程邏輯器件行業(yè)新紀錄 賽靈思公司( Xilinx, Inc. (NASDAQ: XLNX))在北京宣布：該公司90nm FPGA平臺出貨量達2600萬片，再一次刷新了可編程邏輯行業(yè)（PLD）新記錄。賽靈思包括Spartan™-3 和Virtex™-4 FPGA兩大旗艦產品系列在內的90nm FPGA平臺廣受市場歡迎，以累計營收計算，在全球90nm FPGA市場上贏得了約70
  • 關鍵字： 90nm  FPGA  FPGA平臺  出貨量  單片機  嵌入式系統(tǒng)  賽靈思  

基于CPLD的雷達仿真信號設計實現(xiàn)

  • 引言 隨著新一代作戰(zhàn)飛機大量裝備現(xiàn)役，機載雷達設備的維修任務越來越繁重，現(xiàn)代化的仿真測試系統(tǒng)成為重要的維修設備。雷達信號的仿真又是測試系統(tǒng)中必不可少的。但采用函數/任意波發(fā)生器組成測試系統(tǒng)，不僅增加系統(tǒng)成本，而且還給系統(tǒng)軟件設計增加不必要的負擔。為此，提出了一種基于CPLD的雷達仿真信號的實現(xiàn)方案，它能為機載雷達測試系統(tǒng)提供所需的多種典型的重頻脈沖及制導信號。 雷達仿真信號發(fā)生器的結構 雷達仿真信號發(fā)生器主要由輸入輸出控制和產生仿真信號的CPLD芯片兩部分組成。輸入輸出控制信號是利用測試系統(tǒng)的
  • 關鍵字： CPLD  單片機  仿真信號  嵌入式系統(tǒng)  

基于TMS320VC33-150的聲探測系統(tǒng)設計

  • 引言被動聲源探測定位技術是一種利用聲學傳聲器陣列和電子裝置接收運動目標的輻射噪聲,以確定目標所處位置的技術。本文正是基于聲探測技術原理和成熟的微電子技術, 采用TI公司的32位浮點DSP芯片TMS320VC33-150來實現(xiàn)聲源目標的探測定位算法，并輔之以ADC、CPLD、單片機等器件來實現(xiàn)聲源信號的采集、系統(tǒng)邏輯控制以及通信功能。對于數字電路的邏輯控制功能，本文選用了Altera公司的CPLD芯片EPM7128AETC100-10來實現(xiàn)。該芯片功耗低、資源豐富、內部延時固定，有助于時序邏輯電路的設計。本
  • 關鍵字： CPLD  DSP  測量  測試  單片機  嵌入式系統(tǒng)  

基于FPGA的DDS調頻信號的研究與實現(xiàn)

  • 1 引言 直接數字頻率合成器（DDS）技術，具有頻率切換速度快，很容易提高頻率分辨率、對硬件要求低、可編程全數字化便于單片集成、有利于降低成本、提高可靠性并便于生產等優(yōu)點。目前各大芯片制造廠商都相繼推出采用先進CMOS工藝生產的高性能和多功能的DDS芯片，專用DDS芯片采用了特定工藝，內部數字信號抖動很小，輸出信號的質量高。然而在某些場合，由于專用的DDS芯片的控制方式是固定的，故在工作方式、頻率控制等方面與系統(tǒng)的要求差距很大，這時如果用高性能的FPGA器件設計符合自己需要的DDS電路就是一個很好的解
  • 關鍵字： DDS  FPGA  單片機  調頻信號  嵌入式系統(tǒng)  

遠程測控中嵌入式Web服務器的FPGA實現(xiàn)

  • 引 言    嵌入式系統(tǒng)是指被嵌入到各種產品或工程應用中以微處理器或微控制器為核心的軟硬件系統(tǒng)。嵌入式系統(tǒng)與Internet技術相結合，形成的嵌入式Internet技術是近幾年隨著計算機網絡技術的普及而發(fā)展起來的一項新興技術。工程技術人員、管理人員或調試人員通過Web而不用親臨現(xiàn)場就可以得到遠程數據，并對測控儀器進行控制、校準等工作。這里介紹利用嵌入式軟核處理器Nios II及廣泛應用的嵌入式操作系統(tǒng)uClinux來實現(xiàn)電網參數的遠程測控服務器的功能。 &
  • 關鍵字： FPGA  Web  單片機  工業(yè)控制  嵌入式系統(tǒng)  遠程測控  工業(yè)控制  

基于DSP＋FPGA的便攜數字存儲示波表設計

  • 本文提出了一種基于DSP＋FPGA的嵌入式便攜數字存儲示波表的設計方案，充分利用微控制器技術和ASIC技術實現(xiàn)了嵌入式實時處理，很好地達到了體積小、重量輕、功能強、可靠性高的要求。
  • 關鍵字： FPGA  DSP  便攜  數字存儲    

使用FPGA和IP Core實現(xiàn)定制緩沖管理

  • 在通信網絡系統(tǒng)中，流量管理的核心是緩存管理、隊列管理和調度程序。本文結合使用FPGA及IP Core闡述緩存管理的結構、工作原理及設計方法 目前硬件高速轉發(fā)技術的趨勢是將整個轉發(fā)分成兩個部分：PE(Protocol Engine，協(xié)議引擎)和TM(Traffic Management，流量管理)。其中PE完成協(xié)議處理，TM負責完成隊列調度、緩存管理、流量整形、QOS等功能，TM與轉發(fā)協(xié)議無關。 隨著通信協(xié)議的發(fā)展及多樣化，協(xié)議處理部分PE在硬件轉發(fā)實現(xiàn)方面，普遍采用現(xiàn)有的商用芯片NP(Network
  • 關鍵字： Core  FPGA  IP  單片機  嵌入式系統(tǒng)  通訊  網絡  無線  

使用一個FPGA便可實現(xiàn)的64通道下變頻器

  • RF Engines公司的ChannelCore64使設計者能夠用一個可對FPGA編程的IP核來替代多達16個DDC(直接下變頻器)ASIC，可顯著減少PCB面積，降低功耗而且增加靈活性。和原來的方法相比，新方法是降低成本的典型代表，隨著通道數目的增加，降低成本的需求愈加突出。在提供靈活性和簡化設計的同時，這種方法也能降低功耗。ChannelCore64的應用包括無線基站，衛(wèi)星地面站和其它多通道無線電接收器等。在這些系統(tǒng)應用中，需要從一個頻帶非常寬的信號中提取很多具有不同帶寬的通道(或者信號)，然后將整個
  • 關鍵字： ChannelCore64  FPGA  單片機  嵌入式系統(tǒng)  

基于單片機的FPGA并行配置方法

  • 在當今變化的市場環(huán)境中，產品是否便于現(xiàn)場升級、是否便于靈活使用，已成為產品能否進入市場的關鍵因素。在這種背景下，altera公司的基于SRAM LUT結構的FPGA器件得到了廣泛的應用。這類器件的配置數據存儲在SRAM中。由于SRAM的掉電易失性，系統(tǒng)每次上電時，必須重新配置數據，只有在數據配置正確的情況下系統(tǒng)才能正常工作。這種器件的優(yōu)點是可在線重新配置ICR（In-Circuit Reconfigurability），在線配置方式一般有兩類：一是通過下載電費由計算機直接對其進行配置；二是通過微處理器對其
  • 關鍵字： altera  FPGA  單片機  可編程邏輯  配置數據  嵌入式系統(tǒng)  

基于FPGA的相檢寬帶測頻系統(tǒng)的設計

AMI Semiconductor繼續(xù)領跑FPGA-to-ASIC轉換行業(yè)

  •  現(xiàn)在轉換90nm Xilinx和Altera FPGA AMI Semiconductor, Inc. (AMIS) 今日宣布，它已具備將1.2伏90nm FPGA轉換為基于單元的130nm ASIC的能力。有了這種能力的支持，OEM就能從昂貴的高密FPGA原型制作轉到更節(jié)省成本的ASIC生產。 AMIS是首家供應Altera和Xilinx 90nm FPGA所用嵌入式替換組件的公司，主要面向通
  • 關鍵字： AMI  FPGA  FPGA-to-ASIC  Semiconductor  單片機  嵌入式系統(tǒng)  轉換行業(yè)  

CPLD在航空1l5V/400Hz高頻鏈逆變電源中的應用

賽靈思面向最新VIRTEX-5 LXT平臺

  • 最新的8.2i升級了ISE，PlanAhead和Chipscope Pro設計軟件加速設計收斂并為Virtex-5 LXT FPGA提供增強的生產力。  賽靈思公司今天宣布面向最新Virtex™-5 LXT FPGA平臺推出完整的邏輯設計解決方案，包含升級版集成軟件環(huán)境(ISE™)設計工具。Virtex™-5 LXT FPGA平臺是業(yè)內第一款提供硬代碼PCI Express®
  • 關鍵字： FPGA  邏輯設計  賽靈思  

JTAG口及其對F1aSh的在線編程

  • 本文介紹一種通過JTAG對Flash進行的在線編程方法。
  • 關鍵字： CPLD    Flash    DSP  

用VHDL語言在CPLD上實現(xiàn)串行通信

  • 引言 隨著EDA技術得發(fā)展，CPLD已經在許多方面得到了廣泛應用，而串行通信是實現(xiàn)遠程測控的重要手段。本文利用VHDL語言在CPLD上實現(xiàn)了串行通信，完全可以脫離單片機使用，克服了單片機的許多缺點。 串口結構及內容 本設計所采用的是異步通信方式，可以規(guī)定傳輸的一個數據是10位，其中最低位為啟動位(邏輯0低電平)，最高位為停止位(邏輯1高電平)，中間8位是數據位。為了方便對數據進行正確控制，選取發(fā)送(接受)每位數據用4個時鐘周期。為了能夠達到串行通信的波特率，例如4800B/s，則需把時鐘頻率設
  • 關鍵字： CPLD  VHDL  串行通信  單片機  嵌入式系統(tǒng)  
共7005條 455/467 |‹ « 453 454 455 456 457 458 459 460 461 462 » ›|

cpld／fpga介紹

您好，目前還沒有人創(chuàng)建詞條cpld／fpga!
歡迎您創(chuàng)建該詞條，闡述對cpld／fpga的理解，并與今后在此搜索cpld／fpga的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網安備11010802012473