dds+pll 文章進(jìn)入dds+pll技術(shù)社區(qū)

RTI公司在DistribuTECH國(guó)際大展上演示電動(dòng)汽車和即插即用DER解決方案

工業(yè)物聯(lián)網(wǎng)（IIoT）互聯(lián)解決方案提供商RTI公司近日在DistribuTECH 2020國(guó)際大展的展覽和演示了兩個(gè)基于數(shù)據(jù)分發(fā)服務(wù)（DDS）標(biāo)準(zhǔn)的互操作性解決方案，有效地支持輸變電網(wǎng)克服現(xiàn)代化進(jìn)程中所遇到的挑戰(zhàn)。Distributech 2020于1月28日至30日在德克薩斯州圣安東尼奧市舉行，是全球領(lǐng)先的年度輸電及配電行業(yè)大型會(huì)展活動(dòng)。做為一項(xiàng)全球性年度盛事，DistribuTECH匯集了行業(yè)思想領(lǐng)袖以及全球公用事業(yè)、產(chǎn)品和服務(wù)提供商，共同應(yīng)對(duì)電力行業(yè)遇到的最嚴(yán)峻挑戰(zhàn)。RTI公司在所展示的解決方案旨在
關(guān)鍵字： lloT DDS

RTI公司聘任Stuart Kozlick為咨詢委員會(huì)成員

工業(yè)物聯(lián)網(wǎng)(IIoT)互連性解決方案提供商RTI公司近日宣布，聘任新一代微創(chuàng)心臟泵開發(fā)商Puzzle Medical Devices公司首席執(zhí)行官Stuart Kozlick為RTI咨詢委員會(huì)的最新成員，為RTI公司醫(yī)療行業(yè)市場(chǎng)運(yùn)營(yíng)提供咨詢顧問。Stuart Kozlick將以其豐富的行業(yè)專業(yè)經(jīng)驗(yàn)，幫助RTI公司捕捉戰(zhàn)略發(fā)展機(jī)遇，擴(kuò)大在IIoT行業(yè)的影響力。作為一名經(jīng)驗(yàn)豐富的高管，Stuart Kozlick在醫(yī)療設(shè)備開發(fā)、創(chuàng)新和研究方面擁有超過17年的經(jīng)驗(yàn)，能夠非常好地勝任其在RTI公司咨詢委員會(huì)的職務(wù)
關(guān)鍵字： IIoT DDS

基于DDS技術(shù)的雜散分析及抑制方法

頻率合成技術(shù)起源于二十世紀(jì)30年代，當(dāng)時(shí)所采用的頻率合成方法是直接頻率合成。它是利用混頻、倍頻、分頻的方法由參考源頻率經(jīng)過加、減、乘、除
關(guān)鍵字： DDS 雜散分析方法

太陽(yáng)能光伏匯流箱監(jiān)測(cè)系統(tǒng)設(shè)計(jì)

摘要光伏匯流箱是光伏發(fā)電的重要組成部分，主要用于太陽(yáng)能光伏組件與直流控制柜間的連接。文中設(shè)計(jì)的光伏匯流箱主電路以單片機(jī)STC12C5A60S2為控制核心，由電流檢測(cè)電路、溫度檢測(cè)電路、通信電路和電源電路等組成，主
關(guān)鍵字： DDS AD9852 傳感器電源

微電網(wǎng)模擬系統(tǒng)

系統(tǒng)采用三相半橋拓?fù)?，以STM32F407ZET6單片機(jī)為主從控制器，主控制器在dq坐標(biāo)下進(jìn)行控制實(shí)現(xiàn)三相穩(wěn)壓輸出，從控制器采用主從均流控制實(shí)現(xiàn)兩臺(tái)三相逆變器的電流分配，采用三相同步鎖相環(huán)(SRP-PLL)。逆變器單獨(dú)工作時(shí)，輸出交流母線電壓為24.01 V，頻率為49.99 Hz，總諧波畸變率為1.63%，系統(tǒng)整體效率為92.33%，負(fù)載調(diào)整率為0.12%。逆變器并聯(lián)工作時(shí)，系統(tǒng)實(shí)現(xiàn)了兩臺(tái)逆變器輸出功率比可調(diào)，輸出線電流折算值誤差最大值為0.06 A，并聯(lián)工作負(fù)載調(diào)整率為0.21%。此外，系統(tǒng)具有友好的
關(guān)鍵字：三相逆變器主從均流 SPF-PLL 201809

PLL設(shè)計(jì)注意事項(xiàng)----之電源設(shè)計(jì)

PLL(Phase Locked Loop)：為鎖相回路或鎖相環(huán),用來統(tǒng)一整合時(shí)脈訊號(hào),使內(nèi)存能正確的存取資料。PLL用于振蕩器中的反饋技術(shù)。鎖相環(huán)通常由鑒相器(PD)、
關(guān)鍵字： PLL 振蕩器 DCDC

如何確保頻率的準(zhǔn)確測(cè)量

　　功率分析儀在測(cè)試時(shí)出現(xiàn)的數(shù)據(jù)跳動(dòng)、效率異常等現(xiàn)象，很多時(shí)候與信號(hào)的頻率是否準(zhǔn)確測(cè)量有著很大的關(guān)系，本文就對(duì)頻率測(cè)量的重要性進(jìn)行分析，希望能幫助大家進(jìn)行更準(zhǔn)確的測(cè)量?！　∈紫任覀儊砜纯礊槭裁搭l率的測(cè)量對(duì)其他參數(shù)會(huì)造成如此大的影響?！　⊥皆吹倪x擇　　用過功率分析儀的工程師一定會(huì)記得，在對(duì)儀器進(jìn)行設(shè)置的時(shí)候，一個(gè)叫“同步源”的設(shè)置選項(xiàng)，該選項(xiàng)包括了各個(gè)測(cè)試通道的電壓和電流，工程師可以自主來進(jìn)行選擇。該選項(xiàng)的選擇對(duì)直流信號(hào)測(cè)試影響不大，但對(duì)交流信號(hào)的測(cè)試會(huì)有很大的影響。原因是因?yàn)槿绻涣餍盘?hào)測(cè)量數(shù)據(jù)的間隔如
關(guān)鍵字： PLL 頻率

常用射頻模塊電路推薦布局方案

　　1 頻綜布局　　單頻綜布局。通常采取如圖形狀進(jìn)行布局：左臂支為參考頻率源及鎖相環(huán)控制電路，右臂支為壓控制振蕩器(VCO)輸出隔離放大電路。中部環(huán)狀為鎖相環(huán)(PLL)　　乒乓切換式頻綜布局，又叫音叉式布局：音叉的兩臂為對(duì)稱兩個(gè) PLL 頻綜，臂交匯點(diǎn)為開關(guān)切換裝置。公共臂為切換后輸出放大兩路?！　《嗤ǖ朗瞻l(fā)接收機(jī)或者發(fā)射機(jī)本振電平分配電路布局：對(duì)稱樹狀布局?！　? 混頻器(MIXER)電路布局　　混頻電路又稱上下變頻電路，是發(fā)射機(jī)和超外差式接收機(jī)的重要組成部分，是一種典型的頻譜搬移電路。對(duì)于接收機(jī)來講，
關(guān)鍵字：射頻，PLL

FPGA學(xué)習(xí)：PLL分頻計(jì)數(shù)的LED閃爍實(shí)例

　　如圖8.17所示，本實(shí)例將用到FPGA內(nèi)部的PLL資源，輸入FPGA引腳上的25MHz時(shí)鐘，配置PLL使其輸出4路分別為12.5MHz、25MHz、50MHz和100MHz的時(shí)鐘信號(hào)，這4路時(shí)鐘信號(hào)又分別驅(qū)動(dòng)4個(gè)不同位寬的計(jì)數(shù)器不停的計(jì)數(shù)工作，這些計(jì)數(shù)器的最高位最終輸出用于控制4個(gè)不同的LED亮滅。由于這4個(gè)時(shí)鐘頻率都有一定的倍數(shù)關(guān)系，所以我們也很容易通過調(diào)整合理的計(jì)數(shù)器位寬，達(dá)到4個(gè)LED閃爍一致的控制?！　?nbsp; 　　cy4.v模塊代碼解析　　先來看cy4.v模塊的
關(guān)鍵字： FPGA PLL

寬帶低誤差矢量幅度(EVM)直接變頻發(fā)射機(jī)原理圖

寬帶低誤差矢量幅度(EVM)直接變頻發(fā)射機(jī)原理圖-本電路為寬帶直接變頻發(fā)射機(jī)模擬部分的完整實(shí)現(xiàn)方案（模擬基帶輸入、RF輸出）。通過使用鎖相環(huán)（PLL）和寬帶集成電壓控制振蕩器（VCO），本電路支持500 MHz至4.4 GHz范圍內(nèi)的RF頻率。對(duì)來自PLL本振（LO）進(jìn)行諧波濾波，確保提供出色的正交精度、邊帶抑制和低EVM。
關(guān)鍵字： VCO PLL ADI 變頻發(fā)射機(jī)

利用可編程振蕩器增強(qiáng)FPGA應(yīng)用

利用可編程振蕩器增強(qiáng)FPGA應(yīng)用-可編程時(shí)鐘振蕩器用作FPGA系統(tǒng)的時(shí)序參考，可提供一系列優(yōu)勢(shì)。其中首要優(yōu)勢(shì)是為了實(shí)現(xiàn)時(shí)鐘樹優(yōu)化而進(jìn)行高分辨率頻率選擇時(shí)所帶來的設(shè)計(jì)靈活性，另一個(gè)巨大優(yōu)勢(shì)是具有可以減少電磁干擾（EMI）的擴(kuò)頻調(diào)制功能。
關(guān)鍵字： DLL PLL FPGA

基于單片機(jī)與FPGA的直接頻率數(shù)字合成器的設(shè)計(jì)方案

基于單片機(jī)與FPGA的直接頻率數(shù)字合成器的設(shè)計(jì)方案-本文提出了一種基于單片機(jī)的直接頻率數(shù)字合成器的設(shè)計(jì)方案。方案采用單片機(jī)控制FPGA產(chǎn)生DDS信號(hào)輸出頻率范圍為20Hz~20KHz,幅度為0.3V~5V,兩路正交信號(hào)能夠?qū)崿F(xiàn)0o~359o的相位差，并通過MAX+plusII軟件進(jìn)行仿真驗(yàn)證。仿真結(jié)果表明，本方案可達(dá)到預(yù)定要求，具有較強(qiáng)的實(shí)用性。
關(guān)鍵字：頻率合成器 DDS

PLL和DLL：都是鎖相環(huán)，區(qū)別在哪里？

PLL和DLL：都是鎖相環(huán)，區(qū)別在哪里？-一般在altera公司的產(chǎn)品上出現(xiàn)PLL的多，而xilinux公司的產(chǎn)品則更多的是DLL，開始本人也以為是兩個(gè)公司的不同說法而已，后來在論壇上見到有人在問兩者的不同，細(xì)看下，原來真是兩個(gè)不一樣的家伙。
關(guān)鍵字：鎖相環(huán) DLL PLL

制作一個(gè)基于STC15W4K48S4設(shè)計(jì)手機(jī)控制AD9850信號(hào)發(fā)生器的設(shè)計(jì)方案

制作一個(gè)基于STC15W4K48S4設(shè)計(jì)手機(jī)控制AD9850信號(hào)發(fā)生器的設(shè)計(jì)方案-任何發(fā)射機(jī)或接收機(jī)都需要一個(gè)源。這個(gè)源可以是RC振蕩器、LC振蕩器、晶體振蕩器、鎖相環(huán)頻率合成器或DDS直接數(shù)字頻率合成器。而DDS直接數(shù)字頻率合成器是近10幾年的新興方案?？v觀各種DDS芯片，數(shù)美國(guó)ADI公司的AD9850性價(jià)比最高。市面上滿天飛的一款DDS信號(hào)發(fā)生器就是采用此款芯片。出于成本和占有量的考慮，決定率先開發(fā)配套此款DDS信號(hào)發(fā)生器的控制板。本控制板硬件使用最新版STC的51系列單片機(jī)STC15W4K48S4。
關(guān)鍵字： dds ad9850 振蕩器

PLL鎖相環(huán)的特性、應(yīng)用與其基本工作過程

PLL鎖相環(huán)的特性、應(yīng)用與其基本工作過程-PLL（Phase Locked Loop），也稱為鎖相環(huán)路（PLL）或鎖相環(huán)，它能使受控振蕩器的頻率和相位均與輸入?yún)⒖夹盘?hào)保持同步，稱為相位鎖定，簡(jiǎn)稱鎖相。
關(guān)鍵字： pll 鎖相環(huán)