dsp＋fpga 文章進(jìn)入dsp＋fpga技術(shù)社區(qū)

MATLAB與DSP使用RTDX的實(shí)時(shí)數(shù)據(jù)交換

　　摘要：采用MATLAB輔助DSP程序的開(kāi)發(fā)和調(diào)試，能加快DSP應(yīng)用程序的開(kāi)發(fā)。實(shí)時(shí)數(shù)據(jù)交換(RTDX)為設(shè)計(jì)、驗(yàn)證DSP算法提供了一個(gè)快速、方便的解決方案。本文對(duì)RTDX的工作原理進(jìn)行了分析，討論了MATLAB與DSP使用RTDX插件實(shí)現(xiàn)雙向數(shù)據(jù)傳輸?shù)膶?shí)現(xiàn)方式，并通過(guò)一個(gè)簡(jiǎn)單的實(shí)例說(shuō)明RTDX的具體實(shí)現(xiàn)過(guò)程。　　引言　　在傳統(tǒng)的DSP(Digital Signal Processor)應(yīng)用程序開(kāi)發(fā)過(guò)程中，涉及的算法一般先用MATLAB語(yǔ)言進(jìn)行仿真，仿真結(jié)果滿意后，再進(jìn)入產(chǎn)品的實(shí)現(xiàn)階
關(guān)鍵字： MATLAB DSP

基于DSP處理器的紅外電視調(diào)焦控制器設(shè)計(jì)

　　摘要：本文以DSP為核心處理器，配合FPGA和外圍電路，設(shè)計(jì)了一套光電跟蹤測(cè)量系統(tǒng)紅外電視調(diào)焦控制器，實(shí)現(xiàn)了根據(jù)目標(biāo)距離和環(huán)境溫度等參數(shù)對(duì)電視焦距進(jìn)行自動(dòng)調(diào)整。通過(guò)數(shù)據(jù)分析與實(shí)踐檢驗(yàn)，該系統(tǒng)能夠滿足紅外電視的調(diào)焦控制要求。　　1.引言　　隨著紅外成像技術(shù)的快速發(fā)展，紅外測(cè)量電視成為光電跟蹤系統(tǒng)的重要組成部分。紅外相機(jī)的自動(dòng)和連續(xù)調(diào)焦，是保證紅外電視成像質(zhì)量，實(shí)現(xiàn)光電跟蹤系統(tǒng)高精度穩(wěn)定跟蹤的關(guān)鍵技術(shù)。一般來(lái)說(shuō)，影響紅外電視成像的因素有很多，而目標(biāo)的距離和環(huán)境溫度等參數(shù)對(duì)成像質(zhì)量影響較大，如何根據(jù)
關(guān)鍵字： DSP FPGA

基于多核DSP的以太網(wǎng)通信接口設(shè)計(jì)

　　摘要針對(duì)8核DSP TMS320C6678與外部設(shè)備進(jìn)行數(shù)據(jù)通信的需求，以片上集成千兆以太網(wǎng)交換子系統(tǒng)為核心，選取芯片88E1111作為PHY設(shè)備，設(shè)計(jì)了千兆以太網(wǎng)通信接口的硬件電路。在嵌入式操作系統(tǒng)SYS/BIOS和網(wǎng)絡(luò)開(kāi)發(fā)環(huán)境NDK上，完成了以太網(wǎng)底層驅(qū)動(dòng)和TCP/IP協(xié)議的程序設(shè)計(jì)。通過(guò)DSP與上位機(jī)進(jìn)行以太網(wǎng)通信測(cè)試，證明了以太網(wǎng)接口電路硬件及軟件的正確性和實(shí)用性。　　關(guān)鍵詞 TMS320C6678;千兆以太網(wǎng);SYS/BIOS;TCP/IP協(xié)議　　隨著DSP處
關(guān)鍵字： DSP 以太網(wǎng)

DSP技術(shù)在EMIF接口中的BOOT方法簡(jiǎn)析

　　DSP技術(shù)在目前的芯片研發(fā)過(guò)程中得到了廣泛應(yīng)用，在之前的文章中，我們?cè)?jīng)就DSP在EMIF接口中的應(yīng)用進(jìn)行過(guò)簡(jiǎn)要分析和探討。今天我們將會(huì)接著上一次的討論結(jié)果，來(lái)看一下DSP技術(shù)在EMIF接口中的系統(tǒng)BOOT是如何實(shí)現(xiàn)的，下面就讓我們一起來(lái)看看吧?！　≡谶@里我們依舊以TMS320C6722型DSP芯片為例子，來(lái)進(jìn)行討論。這種的TMS320C6722型DSP內(nèi)部沒(méi)有可寫的ROM，DSP的程序必須存放在外部器件中。當(dāng)TMS320C6722型DSP芯片上電后，必須首先從外部芯片下載程序。本款DSP可以通過(guò)SP
關(guān)鍵字： DSP BOOT

基于DSP的某彈載計(jì)算機(jī)單元的設(shè)計(jì)

　　摘要：隨著精確制導(dǎo)武器的發(fā)展，為了滿足某型彈載計(jì)算機(jī)的性能和使用要求，文章提出了一種采用基于DSP內(nèi)核的SOC芯片實(shí)現(xiàn)某型彈載計(jì)算機(jī)單元的解決方案。設(shè)計(jì)方案采用處理器HKS6713，對(duì)數(shù)字電路接口實(shí)現(xiàn)了光電隔離，采用了模擬/數(shù)字電路一體化設(shè)計(jì)，并具有GJB289A通信接口。文章對(duì)計(jì)算機(jī)單元的硬件設(shè)計(jì)與實(shí)現(xiàn)方法進(jìn)行了較為詳盡的描述。該計(jì)算機(jī)單元滿足了某型武器制導(dǎo)控制的使用需求?！　￡P(guān)鍵詞：DSP;SOC;GJB289A總線;光電隔離;AD/DA轉(zhuǎn)換　　引言　　隨著精確制導(dǎo)武器的發(fā)展，作為控制核心的計(jì)算機(jī)
關(guān)鍵字： DSP SOC

基于DSP技術(shù)的通用型數(shù)字變頻器系統(tǒng)設(shè)計(jì)

　　DSP技術(shù)目前已經(jīng)被廣泛的應(yīng)用在了控制芯片的研發(fā)設(shè)計(jì)中，這也為數(shù)字技術(shù)的應(yīng)用提供了更多的便利。今天我們將會(huì)為大家分享一種基于DSP芯片的通用型數(shù)字變頻器系統(tǒng)的設(shè)計(jì)方案，該種方案具有設(shè)計(jì)簡(jiǎn)便、穩(wěn)定性好、反應(yīng)靈敏等優(yōu)勢(shì)，希望能夠?qū)Ω魑还こ處煹难邪l(fā)工作提供一定的借鑒和幫助?！　≡诒痉桨钢校覀兯O(shè)計(jì)的這種能夠多方面通用的數(shù)字控制變頻器，其電路系統(tǒng)主要由主電路和控制電路組成。主電路采用典型的電壓型交-直-交通用變頻器結(jié)構(gòu)?？刂齐娐分饕―SP數(shù)字控制器，由DSP、驅(qū)動(dòng)電路、檢測(cè)電路、保護(hù)電路以及輔助電源電路
關(guān)鍵字： DSP 變頻器

基于DSP的中文語(yǔ)音合成系統(tǒng)設(shè)計(jì)

　　引言　　本文介紹的就是一種基于DSP的中文語(yǔ)音合成系統(tǒng)的實(shí)現(xiàn)方法。隨著語(yǔ)音信號(hào)處理技術(shù)的不斷發(fā)展與成熟，語(yǔ)音合成正逐步成為信息技術(shù)中人機(jī)接口的關(guān)鍵技術(shù)。DSP芯片，即數(shù)字信號(hào)處理器，是專門為快速實(shí)現(xiàn)各種信號(hào)處理算法而設(shè)計(jì)的、具有特殊結(jié)構(gòu)的微處理器，其處理速度比最快的CPU還快10~50 倍?！　? 系統(tǒng)總體方案　　語(yǔ)音合成的最大特點(diǎn)就是要從有限的存儲(chǔ)單元中合成出無(wú)限字匯的連續(xù)語(yǔ)句來(lái)[1]。為了做到這一點(diǎn)，本系統(tǒng)設(shè)計(jì)了由(1)前端預(yù)處理模塊將輸入文本文件轉(zhuǎn)換成系統(tǒng)可以處理的標(biāo)準(zhǔn)格式;
關(guān)鍵字： DSP 信號(hào)處理

FPGA競(jìng)局賽靈思進(jìn)展迅速直逼英特爾

雖然英特爾目前仍然主宰數(shù)據(jù)中心市場(chǎng)，但是后來(lái)者也在持續(xù)增長(zhǎng)中，如果英特爾不加快腳步趕上市場(chǎng)變化，英特爾可能慢慢失去在FPGA市場(chǎng)的霸主地位。
關(guān)鍵字： FPGA 英特爾

FPGA 發(fā)展到頭了嗎？看FPGA 經(jīng)歷的幾個(gè)時(shí)代

FPGA 發(fā)展何時(shí)才能到頭?可編程性的基本價(jià)值已經(jīng)為業(yè)界所共識(shí)，小型、高效的邏輯操作可加速很多重要算法并降低功耗，F(xiàn)PGA 技術(shù)會(huì)持續(xù)存在，并不斷發(fā)展演進(jìn)。
關(guān)鍵字： FPGA DSP

FPGA設(shè)計(jì)異步復(fù)位同步釋放有講究

　　異步復(fù)位同步釋放　　首先要說(shuō)一下同步復(fù)位與異步復(fù)位的區(qū)別。　　同步復(fù)位是指復(fù)位信號(hào)在時(shí)鐘的上升沿或者下降沿才能起作用，而異步復(fù)位則是即時(shí)生效，與時(shí)鐘無(wú)關(guān)。異步復(fù)位的好處是速度快。　　再來(lái)談一下為什么FPGA設(shè)計(jì)中要用異步復(fù)位同步釋放。　　復(fù)位信號(hào)的釋放是有講究的：　　我們知道，DFF的D端和clk端之間時(shí)序關(guān)系是有約束的，這種約束我們通過(guò)setup?time和hold?time來(lái)?check。即D端的data跳變的時(shí)刻要與clk端的時(shí)鐘上升沿(或者下降沿)跳變要錯(cuò)開(kāi)，如果
關(guān)鍵字： FPGA 異步復(fù)位

內(nèi)嵌Xilinx FPGA，由VisualApllet編程實(shí)現(xiàn)顛覆性嵌入式機(jī)器視覺(jué)系統(tǒng)

　　背景：　　早在2014年，All?Programmable技術(shù)和器件的全球領(lǐng)先的Xilinx公司聯(lián)手生態(tài)合作伙伴德國(guó)Silicon?Software公司推出了Silicon?Software公司的VisualApplet軟件平臺(tái)。這套軟件平臺(tái)針對(duì)Xilinx?Zynq-7000?All?Programmable?SoC實(shí)現(xiàn)了一個(gè)圖像化FPGA設(shè)計(jì)和編程的環(huán)境。之后此平臺(tái)幾乎顛覆了傳統(tǒng)的嵌入式機(jī)器視覺(jué)系統(tǒng)，為那些從事和尋找先進(jìn)的、高性
關(guān)鍵字： Xilinx FPGA

四面出擊 Xilinx加速FPGA 在“超七大”數(shù)據(jù)中心中的主流應(yīng)用

　　客戶，?合作伙伴，?標(biāo)準(zhǔn)，產(chǎn)品及工具!?2014?-?2016，兩年多的時(shí)間，?賽靈思從上述四大方面步步為營(yíng)，?為?FPGA?在超大規(guī)模數(shù)據(jù)中心的應(yīng)用做出了歷史性的貢獻(xiàn)，?尤其是今年全球超算大會(huì)SC?2106?上推出的可重配置的加速堆棧，為其在數(shù)據(jù)中心、機(jī)器學(xué)習(xí)等領(lǐng)域取代?GPU、CPU?甚至同類FPGA?提供了加速引擎?！　』厮莸?014年之前，在數(shù)據(jù)
關(guān)鍵字： Xilinx FPGA

FPGA 發(fā)展之路: 將功耗和價(jià)格降低一萬(wàn)倍

　　作者：Steve?Trimberger，賽靈思公司，美國(guó)電子電氣工程師協(xié)會(huì)?(IEEE)?研究員、美國(guó)計(jì)算機(jī)協(xié)會(huì)?(ACM)?院士、美國(guó)國(guó)家工程院院士　　FPGA?器件自問(wèn)世以來(lái),已經(jīng)經(jīng)過(guò)了幾個(gè)不同的發(fā)展階段。驅(qū)動(dòng)每個(gè)階段發(fā)展的因素都是工藝技術(shù)和應(yīng)用需求。正是這些驅(qū)動(dòng)因素，導(dǎo)致器件的特性和工具發(fā)生了明顯的變化。FPGA?經(jīng)歷了如下幾個(gè)時(shí)代：　　●?發(fā)明時(shí)代;　　●?擴(kuò)展時(shí)代;　　●?積累時(shí)代;　　●&n
關(guān)鍵字： FPGA 功耗

經(jīng)驗(yàn)總結(jié)：電路設(shè)計(jì)的誤區(qū)

　　現(xiàn)象一：這板子的PCB設(shè)計(jì)要求不高，就用細(xì)一點(diǎn)的線，自動(dòng)布吧　　點(diǎn)評(píng)：自動(dòng)布線必然要占用更大的PCB面積，同時(shí)產(chǎn)生比手動(dòng)布線多好多倍的過(guò)孔，在批量很大的產(chǎn)品中，PCB廠家降價(jià)所考慮的因素除了商務(wù)因素外，就是線寬和過(guò)孔數(shù)量，它們分別影響到PCB的成品率和鉆頭的消耗數(shù)量，節(jié)約了供應(yīng)商的成本，也就給降價(jià)找到了理由?！　‖F(xiàn)象二：這些總線信號(hào)都用電阻拉一下，感覺(jué)放心些?！　↑c(diǎn)評(píng)：信號(hào)需要上下拉的原因很多，但也不是個(gè)個(gè)都要拉。上下拉電阻拉一個(gè)單純的輸入信號(hào)，電流也就幾十微安以下，但拉一個(gè)被驅(qū)動(dòng)了的信號(hào)，其電流將達(dá)
關(guān)鍵字： FPGA PCB

用于RF收發(fā)器的簡(jiǎn)單基帶處理器

本文詳細(xì)地描述了RF基帶處理器的一般設(shè)計(jì)原則，并使用ADI公司的AD9361 FPGA參考設(shè)計(jì)討論了BBP的實(shí)際硬件實(shí)施。本文中提出的相關(guān)基帶處理器允許對(duì)數(shù)據(jù)進(jìn)行處理，以使其在兩個(gè)RF系統(tǒng)之間進(jìn)行無(wú)線傳輸。
關(guān)鍵字： RF基帶 BBP AD9361 FPGA 201701