dsp／bios 文章進(jìn)入dsp／bios技術(shù)社區(qū)

異步DSP核心設(shè)計(jì)方略:更低功耗,更高性能

　　目前，處理器性能的主要衡量指標(biāo)是時(shí)鐘頻率。絕大多數(shù)的集成電路 (IC) 設(shè)計(jì)都基于同步架構(gòu)，而同步架構(gòu)都采用全球一致的時(shí)鐘。這種架構(gòu)非常普及，許多人認(rèn)為它也是數(shù)字電路設(shè)計(jì)的唯一途徑。然而，有一種截然不同的設(shè)計(jì)技術(shù)即將走上前臺(tái)：異步設(shè)計(jì)。這一新技術(shù)的主要推動(dòng)力來(lái)自硅技術(shù)的發(fā)展?fàn)顩r。隨著硅產(chǎn)品的結(jié)構(gòu)縮小到 90 納米以內(nèi)，降低功耗就已成為首要事務(wù)。異步設(shè)計(jì)具有功耗低、電路更可靠等優(yōu)點(diǎn)，被看作是滿足這一需要的途徑。
關(guān)鍵字：異步； DSP

用DSP和FPGA構(gòu)建多普勒測(cè)量系統(tǒng)

隨著FPGA性能和容量的改進(jìn)，使用FPGA執(zhí)行DSP功能的做法變得越來(lái)越普遍。
關(guān)鍵字：多普勒 DSP 測(cè)量系統(tǒng) FPGA

基于DSP控制的全數(shù)字UPS逆變器設(shè)計(jì)(一)

隨著信息處理技術(shù)的不斷發(fā)展，尤其是計(jì)算機(jī)的廣泛應(yīng)用和Internet的迅猛發(fā)展，供電系統(tǒng)的可靠性要求越來(lái)越高，因此對(duì)不間斷電源（UPS）技術(shù)指標(biāo)的要求也越來(lái)越高。UPS的核心部分是一個(gè)恒頻恒壓逆變器，由于傳統(tǒng)模擬控制需要使用大量的分立元器件，老化和溫漂嚴(yán)重影響了系統(tǒng)的長(zhǎng)期穩(wěn)定性?；贒SP的數(shù)字控制技術(shù)能大大改善產(chǎn)品的一致性，同時(shí)增加了控制的柔性，提高了整個(gè)系統(tǒng)的穩(wěn)定性和可靠性[1]。本文主要提出了一種數(shù)字控制的UPS逆變器結(jié)構(gòu)，詳細(xì)論述了控制系統(tǒng)的參數(shù)設(shè)計(jì)。
關(guān)鍵字： UPS逆變器 DSP 數(shù)字雙環(huán)控制器

幾種DSP與外接存儲(chǔ)器的連接方法

存儲(chǔ)器接口分為ROM接口和RAM接口兩種。ROM包括EPROM和FLASH，而RAM主要是指SRAM。TMS320C5409具有32K字的片內(nèi)RAM和16K字的掩膜ROM。但是在DSP應(yīng)用的很多場(chǎng)合，尤其是帶信號(hào)存儲(chǔ)的DSP應(yīng)用來(lái)說(shuō)，TMS320C5409的片內(nèi)存儲(chǔ)資源是遠(yuǎn)遠(yuǎn)不夠用的。因此，設(shè)計(jì)一個(gè)TMS320C5409硬件系統(tǒng)一般應(yīng)該包括其與EPROM/FLASH和SRAM的接口設(shè)計(jì)，以存放程序和數(shù)據(jù)。本文介紹TMS320C5409與存儲(chǔ)器的接口設(shè)計(jì)方案。
關(guān)鍵字：存儲(chǔ)器 DSP 連接

mcu,DSP,PLD/EDA的介紹/比較/分析

當(dāng)今,數(shù)字時(shí)代的核心動(dòng)力便是單片機(jī),DSP ,PLD/ EDA ,以其各自的特點(diǎn)滿足了各種需要,推動(dòng)著信息技術(shù)的快速發(fā)展。這里將對(duì)這三類電子產(chǎn)品分別加以介紹,并作比較和分析。
關(guān)鍵字：單片機(jī)(Single-chipMicrocomputer) 數(shù)字信號(hào)處理(DSP) 可編程邏輯器件(PLD)/電子設(shè)計(jì)自動(dòng)化(EDA)

基于DSP的數(shù)碼相機(jī)中的MPEG-4 壓縮

雖然數(shù)碼相機(jī) (DSC) 投入市場(chǎng)僅幾年時(shí)間，但已經(jīng)使消費(fèi)類電子成像業(yè)發(fā)生了翻天覆地的變化。目前，全球售出的相機(jī)中大約有三分之一是數(shù)碼相機(jī)，而且其份額還在穩(wěn)步上升。
關(guān)鍵字： DSP 數(shù)碼 MPEG-4 壓縮

MAX706S在DSP系統(tǒng)中的應(yīng)用

對(duì)于實(shí)際的DSP應(yīng)用系統(tǒng)特別是產(chǎn)品化的DSP系統(tǒng)而言，可靠性是一個(gè)不容忽視的問(wèn)題。由于DSP系統(tǒng)的時(shí)鐘頻率比較高，因此在運(yùn)行時(shí)極有可能發(fā)生干擾和被干擾的現(xiàn)象，嚴(yán)重時(shí)系統(tǒng)可能會(huì)出現(xiàn)死機(jī)。為了克服這種情況，除了在軟件上作一些保護(hù)措施外，硬件上也必須作相應(yīng)的處理。硬件上最有效的保護(hù)措施就是采用具有監(jiān)視(Watchdog)功能的自動(dòng)復(fù)位電路。各大公司生產(chǎn)了多種微處理器監(jiān)控器，用來(lái)監(jiān)測(cè)微處理器的運(yùn)行狀態(tài)，一旦微處理器失控就強(qiáng)行復(fù)位微處理器，引導(dǎo)程序重新運(yùn)行。
關(guān)鍵字： MAX706S DSP 監(jiān)控電路

動(dòng)量輪模擬器的設(shè)計(jì)

在衛(wèi)星姿態(tài)和軌道控制計(jì)算機(jī)(AOCC)分系統(tǒng)的設(shè)計(jì)和室內(nèi)聯(lián)調(diào)階段，為方便系統(tǒng)調(diào)試，需設(shè)計(jì)動(dòng)量輪模擬器，模擬執(zhí)行機(jī)構(gòu)動(dòng)量輪所決定的衛(wèi)星姿態(tài)和控制效果，代替真實(shí)部件進(jìn)行分系統(tǒng)的開環(huán)和閉環(huán)試驗(yàn)。
關(guān)鍵字：動(dòng)量輪模擬器 DSP

中文語(yǔ)音處理在數(shù)字助聽器的設(shè)計(jì)

目前國(guó)外對(duì)助聽器研究發(fā)展的一個(gè)熱點(diǎn)則是集中在中國(guó)，確切地講是基于對(duì)漢語(yǔ)語(yǔ)言和語(yǔ)音研究，開發(fā)相關(guān)的語(yǔ)音識(shí)別技術(shù)和產(chǎn)品。為中心的中文聽力學(xué)也不例外。我們已經(jīng)知道聽覺(jué)科學(xué)是一門發(fā)展迅速、知識(shí)更新很快的一門學(xué)。
關(guān)鍵字： DSP TOCCATA 語(yǔ)言助聽器

中文語(yǔ)音處理在數(shù)字助聽器系統(tǒng)的開發(fā)

目前國(guó)外對(duì)助聽器研究發(fā)展的一個(gè)熱點(diǎn)則是集中在中國(guó)，確切地講是基于對(duì)漢語(yǔ)語(yǔ)言和語(yǔ)音研究，開發(fā)相關(guān)的語(yǔ)音識(shí)別技術(shù)和產(chǎn)品。為中心的中文聽力學(xué)也不例外。我們已經(jīng)知道聽覺(jué)科學(xué)是一門發(fā)展迅速、知識(shí)更新很快的一門學(xué)。
關(guān)鍵字： TOCCATA DSP 助聽器語(yǔ)言

基于DSP的加速度計(jì)的家用監(jiān)測(cè)設(shè)備設(shè)計(jì)

先進(jìn)的半導(dǎo)體技術(shù)正為體積越來(lái)越小、功能愈加強(qiáng)大的家用醫(yī)療設(shè)備的發(fā)展鋪平道路。對(duì)于病人來(lái)說(shuō)，更小的便攜式設(shè)備帶來(lái)的好處是更容易進(jìn)行保健、更少去醫(yī)院以及進(jìn)一步降低醫(yī)療費(fèi)用。
關(guān)鍵字： DSP 家用監(jiān)測(cè) 加速度計(jì)

基于適用于多種系統(tǒng)的超聲波成像模擬前端設(shè)計(jì)

超聲波成像是一種應(yīng)用廣泛的醫(yī)療成像方法。傳統(tǒng)超聲波成像系統(tǒng)使用2～15MHz的頻率，精度水平為毫米，已廣泛應(yīng)用于監(jiān)控胎兒，以及診斷內(nèi)臟疾病等。在過(guò)去的20多年里，傳統(tǒng)臺(tái)式超聲波系統(tǒng)主導(dǎo)了醫(yī)療超聲波應(yīng)用。
關(guān)鍵字：模擬前端 DSP 超聲波成像 AFE5805

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：典型實(shí)例-整數(shù)DCT變換的設(shè)計(jì)與實(shí)現(xiàn)

本節(jié)旨在設(shè)計(jì)實(shí)現(xiàn)了視頻壓縮標(biāo)準(zhǔn)H.264算法中的整數(shù)DCT變換部分，幫助讀者了解并行流水設(shè)計(jì)技巧在算法優(yōu)化中的作用。
關(guān)鍵字： DSP 協(xié)同處理 FPGA 整數(shù)DCT變換 H.264

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：典型實(shí)例-FPGA片上硬件乘法器的使用

在FPGA+DSP系統(tǒng)設(shè)計(jì)系統(tǒng)中，F(xiàn)PGA經(jīng)常作為DSP的協(xié)處理器來(lái)輔助完成一些計(jì)算任務(wù)。而這些計(jì)算工作中最消耗時(shí)間的就是乘法運(yùn)算，因此本實(shí)例的主要內(nèi)容就是幫助讀者學(xué)會(huì)調(diào)用硬件乘法IP核。
關(guān)鍵字： DSP 協(xié)同處理 FPGA 硬件乘法器

FPGA與DSP協(xié)同處理系統(tǒng)設(shè)計(jì)之：FPGA+DSP協(xié)同平臺(tái)的調(diào)試技巧和注意事項(xiàng)

作為雙芯片的協(xié)同系統(tǒng)，調(diào)試的開始階段需要對(duì)每個(gè)芯片進(jìn)行單獨(dú)測(cè)試。這種情況下就需要避免另外一個(gè)芯片對(duì)調(diào)試產(chǎn)生影響，比較好的辦法就是讓它停止工作。
關(guān)鍵字： DSP 協(xié)同處理 FPGA 內(nèi)部邏輯分析儀隔離調(diào)試