dsp／bios 文章進(jìn)入dsp／bios技術(shù)社區(qū)

圖像幾何變換的DSP算法研究與實(shí)現(xiàn)

超聲診斷儀對(duì)分辨率和實(shí)時(shí)性的較高要求，使得采用DSP算法成為提高儀器整體性能的關(guān)鍵。結(jié)合超聲診斷儀圖像形成原理，研究實(shí)現(xiàn)了圖像幾何變換的多種算法，并通過搭建DSP模型進(jìn)行仿真，對(duì)運(yùn)算量等可行性指標(biāo)開展比對(duì)分析。優(yōu)選出R-Theta算法，使圖像實(shí)時(shí)性和分辨率得到有效的保證。
關(guān)鍵字： DSP 圖像幾何變換

基于雙DSP的雷場(chǎng)偵察圖像實(shí)時(shí)壓縮存儲(chǔ)方法

1引言以直升機(jī)(有人機(jī)或無人機(jī))為平臺(tái)，利用可見光成像和紅外成像傳感器技術(shù)，可以晝夜進(jìn)行遠(yuǎn)距離、...
關(guān)鍵字： FPGA DSP 實(shí)時(shí)壓縮

數(shù)字電源開始廣泛普及

　　數(shù)字軟件技術(shù)開始在此前曾是模擬技術(shù)一統(tǒng)天下的開關(guān)電源上廣泛普及。LED照明、車載電源及產(chǎn)業(yè)設(shè)備等領(lǐng)域也紛紛開始導(dǎo)入數(shù)字控制型電源。通過添加通信功能或者將控制方式改變?yōu)閯?dòng)態(tài)控制等方法，在提高電源效率、縮小產(chǎn)品尺寸以及縮短開發(fā)時(shí)間等方面發(fā)揮了效果。長期以來一直是DSP課題的高成本問題，也隨著價(jià)格與通用微控制器一樣的低價(jià)產(chǎn)品問世而逐漸得到解決。　　電源的數(shù)字控制有助于實(shí)現(xiàn)AC-DC電源和DC-DC轉(zhuǎn)換器等的小型化及高效率化，大約5年前開始受到關(guān)注。這種“數(shù)字電源”的應(yīng)用范圍在最近
關(guān)鍵字： TI DSP 數(shù)字電源

基于FPGA+DSP+ARM的數(shù)據(jù)傳送總線變換器

摘要：介紹了基于FPGA+DSP+ARM的數(shù)據(jù)傳送總線變換器的整體設(shè)計(jì)及ARM、DSP和FPGA的器件選型，詳細(xì)描述了ARM與DSP、DSP與FPGA的接口電路設(shè)計(jì)，給出了系統(tǒng)軟件結(jié)構(gòu)設(shè)計(jì),詳細(xì)描述了HPI驅(qū)動(dòng)程序的實(shí)現(xiàn)過程?！　≡?/li>
關(guān)鍵字： FPGA DSP ARM 數(shù)據(jù)傳送

基于CPLD+DSP的實(shí)時(shí)數(shù)字圖像穩(wěn)定系統(tǒng)

為了實(shí)現(xiàn)實(shí)時(shí)便攜式數(shù)字圖像穩(wěn)定系統(tǒng)的現(xiàn)場(chǎng)應(yīng)用，設(shè)計(jì)一種基于DSP C6416的實(shí)時(shí)數(shù)字圖像穩(wěn)定系統(tǒng)。該系統(tǒng)由CPLD進(jìn)行處理邏輯和視頻同步控制，通過兩個(gè)雙端口RAM作為數(shù)據(jù)輸入和輸出的高速緩存，將DSP上的4個(gè)Bank信號(hào)中的8位和RAM的32位接口間進(jìn)行數(shù)據(jù)轉(zhuǎn)換，并使用EDMA技術(shù)進(jìn)行數(shù)據(jù)傳輸。系統(tǒng)工作時(shí)，通過對(duì)片內(nèi)Cache中數(shù)據(jù)區(qū)和程序區(qū)的合理分配，QDMA將于預(yù)處理處理數(shù)據(jù)讀入片內(nèi)，達(dá)到高速處理的目的。最后討論了使用內(nèi)聯(lián)函數(shù)和線性流水技術(shù)，加快算法軟件的執(zhí)行速度，實(shí)現(xiàn)高速實(shí)時(shí)圖像穩(wěn)定處理。
關(guān)鍵字： CPLD DSP 實(shí)時(shí)數(shù)字圖像

Spartan-3實(shí)現(xiàn)DSP嵌入系統(tǒng)在FPD中的應(yīng)用

1前言用FPGA實(shí)現(xiàn)的嵌入式系統(tǒng)，均是在更大的芯片中嵌入的重復(fù)完成特定功能的計(jì)算系統(tǒng)，雖則是隱含嵌...
關(guān)鍵字： FPGA DSP FPD Spartan-3

Spartan-3 FPGA實(shí)現(xiàn)的DSP嵌入系統(tǒng)及其在在平板顯示器中的應(yīng)用

Spartan-3 FPGA實(shí)現(xiàn)的DSP嵌入系統(tǒng)及其在在平板顯示器中的應(yīng)用,前言用FPGA實(shí)現(xiàn)的嵌入式系統(tǒng)，均是在更大的芯片中嵌入的重復(fù)完成特定功能的計(jì)算系統(tǒng)，雖則是隱含嵌入，但實(shí)際上在各種常用的芯片中能夠找到這些嵌入式系統(tǒng)。例如，消費(fèi)類電子產(chǎn)品中的手機(jī)、尋呼機(jī)、數(shù)字相機(jī)、攝像機(jī)
關(guān)鍵字： DSP FPGA

語音識(shí)別及其定點(diǎn)DSP實(shí)現(xiàn)

語音識(shí)別研究的根本目的是研究出一種具有聽覺功能的機(jī)器，能直接接受人的口呼命令，理解人的意圖并做出相應(yīng)的反映。語音識(shí)別系統(tǒng)的研究涉及微機(jī)技術(shù)、人工智能、數(shù)字信號(hào)處理、模式識(shí)別、聲學(xué)、語言學(xué)和認(rèn)知科學(xué)
關(guān)鍵字： DSP

基于DSP的成像制導(dǎo)仿真圖像生成技術(shù)研究

針對(duì)于傳統(tǒng)的成像制導(dǎo)半實(shí)物仿真，具有成本高，靈活_型不強(qiáng)的特點(diǎn)，提出了基于DSP的新型的成像制導(dǎo)仿真方法。該方法以DSP為核心，利用FPGA及D／A轉(zhuǎn)換等主要器件實(shí)現(xiàn)了集目標(biāo)提取、跟蹤、控制于一體的動(dòng)態(tài)圖像生成仿真系統(tǒng)，該系統(tǒng)可應(yīng)用于目標(biāo)模擬、導(dǎo)彈仿真等涉及圖像仿真的領(lǐng)域。
關(guān)鍵字： DSP 成像制導(dǎo) 仿真

TI面向 OMAP-L1x 與 Sitara AM1x 器件推出免費(fèi) Windows

　　日前，德州儀器 (TI) 宣布推出面向 OMAP-L1x 浮點(diǎn) DSP+ARM9 處理器、Sitara AM1x ARM9 微處理器單元 (MPU) 以及相關(guān)評(píng)估板 (EVM) 的 Microsoft Windows Embedded CE 6.0 R3 電路板支持套件 (BSP)。這些 BSP 不但包含經(jīng)過嚴(yán)格測(cè)試的驅(qū)動(dòng)器與源代碼，使開發(fā)人員能夠快捷地將支持器件連接至操作系統(tǒng)，而且還可為以太網(wǎng)、USB、CAN、SATA、LCD 以及觸摸屏控制器等眾多芯片集成外設(shè)提供必要的驅(qū)動(dòng)器與協(xié)議棧。此外，對(duì)于
關(guān)鍵字： TI DSP ARM9 處理器

DSP發(fā)展動(dòng)態(tài)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： DSP 芯片發(fā)展

基于DSP與CPLD的三相五電平變頻器PWM脈沖發(fā)生器

基于DSP與CPLD的三相五電平變頻器PWM脈沖發(fā)生器,　　1 引言　　近年來,多電平變換器成為電力電子研究的熱點(diǎn)之一,它主要面向中壓大功率的應(yīng)用場(chǎng)合。目前,有三種基本的多電平變換器拓?fù)浣Y(jié)構(gòu)[1]：①二極管箝位型;②飛跨電容型;③級(jí)聯(lián)型?！　追N拓?fù)浣Y(jié)構(gòu)各有其優(yōu)缺點(diǎn)
關(guān)鍵字： PWM 脈沖發(fā)生器變頻器電平 DSP CPLD 三相五基于

HDLC的DSP與FPGA實(shí)現(xiàn)

　　引言　　HDLC(高級(jí)數(shù)據(jù)鏈路控制)廣泛應(yīng)用于數(shù)據(jù)通信領(lǐng)域，是確保數(shù)據(jù)信息可靠互通的重要技術(shù)。實(shí)施HDLC的一般方法通常是采用ASIC器件或軟件編程等。　　HDLC的ASIC芯片使用簡易，功能針對(duì)性強(qiáng)，性能可靠，適合應(yīng)用于特定用途的大批量產(chǎn)品中。但由于HDLC標(biāo)準(zhǔn)的文本較多，ASIC芯片出于專用性的目的難以通用于不同版本，缺乏應(yīng)用靈活性。有的芯片公司還有自己的標(biāo)準(zhǔn)，對(duì)HDLC的CRC(循環(huán)冗余碼校驗(yàn))序列生成多項(xiàng)式等有不同的規(guī)定。專用于HDLC的ASIC芯片其片內(nèi)數(shù)據(jù)存儲(chǔ)器容量有限，通常只有不
關(guān)鍵字： HDLC DSP FPGA 201008

DSP的匯編程序優(yōu)化

DSP的匯編程序優(yōu)化,　　1　引言　　數(shù)字信號(hào)處理器(DSP)相對(duì)于模擬信號(hào)處理器有很大的優(yōu)越性，表現(xiàn)在精度高，靈活性大，可靠性好，易于大規(guī)模集成等方面。隨著半導(dǎo)體制造工藝的發(fā)展和計(jì)算機(jī)體系結(jié)構(gòu)的改進(jìn)，數(shù)字信號(hào)處理器的功能越來越
關(guān)鍵字：優(yōu)化程序匯編 DSP