首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fifo

從一張示波器截圖談FIFO

  • 概要：SPI外設具有協(xié)議通用性強，高速串行通訊，操作簡便等優(yōu)點。本文講述了在使用SPI外設驅動LCD屏時，由于FIFO功能遇到的“異步”發(fā)送數(shù)據(jù)，導致LCD屏驅動異常，從而屏幕顯示失敗的問題。借助示波器觀察引腳信號，分析信號時序等方法的解決過程，并最終實現(xiàn)SPI外設驅動LCD屏。本人的一個項目，項目使用NXP公司的LPC11U68微處理器作為主控芯片，其設計功能之一是驅動TFT LCD屏。TFT LCD屏為SPI接口，于是使用LPC11U68芯片的SSP0外設接口來驅動。很簡單的三兩行字，卻讓我在調試的時
  • 關鍵字： NXP  FIFO  

高速異步FIFO的設計與實現(xiàn)

  • 高速異步FIFO的設計與實現(xiàn),引言　　現(xiàn)代集成電路芯片中，隨著設計規(guī)模的不斷擴大．一個系統(tǒng)中往往含有數(shù)個時鐘。多時鐘帶來的一個問題就是，如何設計異步時鐘之間的接口電路。異步FIFO(First In First Out)是解決這個問題的一種簡便、快捷的解
  • 關鍵字： FIFO  高速異步  

FIFO芯片IDT72V3680的功能特點及應用

  • FIFO芯片IDT72V3680的功能特點及應用,1 FIFO概述 　　FIFO芯片是一種具有存儲功能的高速邏輯芯片，可在高速數(shù)字系統(tǒng)中用作數(shù)據(jù)緩存。FIFO通常利用雙口RAM和讀寫地址產(chǎn)生模塊來實現(xiàn)其功能。FIFO的接口信號包括異步寫時鐘（wr-clk）和讀時鐘（rd-clk）、與
  • 關鍵字： V3680  FIFO  3680  72V  

多隊列FIFO——支持網(wǎng)絡QoS的重要芯片

  • 多隊列FIFO——支持網(wǎng)絡QoS的重要芯片- 摘要：在IP網(wǎng)絡中支持QoS是近年來研究的熱點，而IDT公司推出的新型存儲器件——多隊列FIFO能夠支持QoS的應用。因其具有單器件下支持可配置的多個隊列，并具有可
  • 關鍵字： 多隊列  FIFO  QoS  

FPGA可測性設計的“大數(shù)據(jù)”原理

  • FPGA可測性設計的“大數(shù)據(jù)”原理-當下，最火的學問莫過于“大數(shù)據(jù)”，大數(shù)據(jù)的核心思想就是通過科學統(tǒng)計，實現(xiàn)對于社會、企業(yè)、個人的看似無規(guī)律可循的行為進行更深入和直觀的了解。FPGA的可測性也可以對FPGA內部“小數(shù)據(jù)”的統(tǒng)計查詢，來實現(xiàn)對FPGA內部BUG的探查。
  • 關鍵字： 大數(shù)據(jù)  FPGA  FIFO  

FIFO 同步、異步以及Verilog代碼實現(xiàn)

  • FIFO 同步、異步以及Verilog代碼實現(xiàn)-FIFO 很重要，之前參加的各類電子公司的邏輯設計的筆試幾乎都會考到。
  • 關鍵字： FIFO  同步  異步  

深入理解FIFO（包含有FIFO深度的解釋）

  • 　　FIFO：　　一、先入先出隊列(First Input First Output，F(xiàn)IFO)這是一種傳統(tǒng)的按序執(zhí)行方法，先進入的指令先完成并引退，跟著才執(zhí)行第二條指令?！　?.什么是FIFO?　　FIFO是英文First In First Out 的縮寫，是一種先進先出的數(shù)據(jù)緩存器，他與普通存儲器的區(qū)別是沒有外部讀寫地址線，這樣使用起來非常簡單，但缺點就是只能順序寫入數(shù)據(jù)，順序的讀出數(shù)據(jù)，其數(shù)據(jù)地址由內部讀寫指針自動加1完成，不能像
  • 關鍵字： FIFO    

異步FIFO的VHDL設計

  • 本文給出了一個利用格雷碼對地址編碼的羿步FIFO的實現(xiàn)方法，并給出了VHDL程序，以解決異步讀寫時鐘引起的問題。
  • 關鍵字： 異步  FIFO  VHDL  設計  

基于CPLD的PLC背板總線協(xié)議接口芯片的設計方案

  • 設計了一組基于CPLD的PLC背板總線協(xié)議接口芯片，協(xié)議芯片可以區(qū)分PLC的背板總線的周期性數(shù)據(jù)和非周期性數(shù)據(jù)。詳細介紹了通過Verilog HDL語言設計狀態(tài)機、協(xié)議幀控制器、FIFO控制器的過程，
  • 關鍵字： PLC  FIFO  CPLD  總線協(xié)議  

基于信元的FIFO設計在FPGA上的實現(xiàn)

  • 設計工程師通常在FPGA上實現(xiàn)FIFO(先進先出寄存器)的時候，都會使用由芯片提供商所提供的FIFO。本文提供了一種基于信元的FIFO設計方法以供設計者在適當?shù)臅r候選用。這種方法也適合于不定長包的處理。
  • 關鍵字： FIFO  信元  FPGA  

高效FIFO串口雙機通信在ARM7上的實現(xiàn)

  • 詳細介紹了高效FIFO串口通信的基本原理和實現(xiàn)方法，并在兩臺基于ARM7TDMI微處理器的目標機上，用FIFO串口通信模式實現(xiàn)了兩機之間的高效通信。整個工程分寄存器配置模塊、串口接收模塊、串口發(fā)送模塊和容錯模塊。
  • 關鍵字： 異步串口  FIFO  ARM  

一種使用USB對ADSP_TS101S進行鏈路口加載的方案

  • 在DSP系統(tǒng)上運行的程序，系統(tǒng)上電復位后需要加載程序到DSP的程序存儲器內。這是使用外部加載模式時的系統(tǒng)開發(fā)不可缺少的環(huán)節(jié)。針對實際需求，提出了一種使用USB對ADSP_TS101S進行鏈路口加載的方案，并介紹了設計思想和實現(xiàn)過程。實際應用的試驗證明，提出的加載方案有效且簡單易行。
  • 關鍵字： FIFO  程序固化  FPGA  

基于DSP-dMAX的嵌入式FIFO數(shù)據(jù)傳輸系統(tǒng)設計

  • TI公司的DSP芯片C6727B，由于其片內集成dMAX模塊，使得實現(xiàn)嵌入式FIFO成為可能。其實現(xiàn)嵌入式FIFO的本質就是將DSP的片內一段RAM空間設置成FIFO空間，F(xiàn)IFO和外部設備的數(shù)據(jù)交換由EMIF接口完成。該FIFO的數(shù)據(jù)讀寫不需要DSP的CPU參與，從而提高整個系統(tǒng)性能，實現(xiàn)數(shù)據(jù)交換和數(shù)據(jù)處理的同時進行。本文以dMAX和EMIF接口的數(shù)據(jù)傳輸為例，介紹嵌入式FIFO的設計、配置及其使用。
  • 關鍵字： FIFO  EMIF接口  數(shù)據(jù)傳輸系統(tǒng)  

基于FPGA的嵌入式多核物聯(lián)網(wǎng)數(shù)據(jù)中心控制器設計

  • 我們采用數(shù)據(jù)融合與智能技術，對數(shù)據(jù)進行預處理，加以控制地進行數(shù)據(jù)的遠程傳輸，采用高性能多核處理器，進行批量數(shù)據(jù)的分析和網(wǎng)絡狀況的終端顯示。
  • 關鍵字： FIFO  FPGA  

基于FPGA的雙通道汽車渦輪增壓葉片溫度采集卡研制

  • 摘要：一種應用于汽車渦輪增壓器葉片溫度檢測的雙通道數(shù)據(jù)采集卡，該卡由峰值檢測、串行A/D構成模擬電路和由FPGA構成整個數(shù)字電路而組成。重點設計了FPGA內部串并轉換電路和FIFO，經(jīng)仿真和實驗驗證，串并轉換和FIFO的
  • 關鍵字： FPGA  串并轉換  FIFO  仿真  
共124條 1/9 1 2 3 4 5 6 7 8 9 » ›|

fifo介紹

采用FIFO方式時，信息被以所收到的次序進行傳輸。 表示信息存儲的一種數(shù)據(jù)結構，含義是先進入的對象先取出。隊列（Queue ）就是基于這種性質實現(xiàn)的。 FIFO( First In First Out)簡單說就是指先進先出。由于微電子技術的飛速發(fā)展，新一代FIFO芯片容量越來越大，體積越來越小，價格越來越便宜。作為一種新型大規(guī)模集成電路，F(xiàn)IFO芯片以其靈活、方便、高效的特性，逐漸在高速數(shù)據(jù)采 [ 查看詳細 ]
關于我們 - 廣告服務 - 企業(yè)會員服務 - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權所有 北京東曉國際技術信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473