首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fifo

基于Verilog HDL語(yǔ)言的32X8 FIFO設(shè)計(jì)

  • 摘要:介紹了FIFO的基本概念、設(shè)計(jì)方法和步驟,采用了一種新穎的讀、寫地址寄存器和雙體存儲(chǔ)器的交替讀、寫機(jī)制,實(shí)現(xiàn)了FIFO的基本功能,同時(shí)使本32X8 FIFO擁有可同時(shí)讀、寫的能力,完全基于Verilog HDL語(yǔ)言實(shí)現(xiàn)了電路功能
  • 關(guān)鍵字： Verilog  32X8  FIFO  HDL    

有名管道（FIFO）的用法

  • 有名管道（FIFO）的用法,有名管道又稱為FIFO，是進(jìn)程間通信的一種方式。FIFO具有以下特點(diǎn)：1.全雙工的通信模式，數(shù)據(jù)先進(jìn)先出;2.可以用于任意的進(jìn)程之間，通過(guò)指定相同的管道文件進(jìn)行通信;3.文件名存在文件系統(tǒng)中，而管道中的內(nèi)容存在于內(nèi)存
  • 關(guān)鍵字： 用法  FIFO  管道  有名  

基于簡(jiǎn)單的FIFO提供數(shù)據(jù)寬度轉(zhuǎn)換

  • 許多設(shè)計(jì)需要FIFO彈性緩沖器，在不同時(shí)鐘速率的次系統(tǒng)和通道的需求中形成橋梁。然而，在某些應(yīng)用中，需要FIFO緩沖器實(shí)現(xiàn)數(shù)據(jù)轉(zhuǎn)換。一個(gè)例子是，通過(guò)FIFO緩沖器，將8位ADC連接到16位數(shù)據(jù)總線的微處理器(圖1)。不幸地，
  • 關(guān)鍵字： FIFO  數(shù)據(jù)  轉(zhuǎn)換    

基于LabVIEW FPGA模塊的FIFO深度設(shè)定實(shí)現(xiàn)

  • 為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來(lái)的數(shù)據(jù)不連續(xù)問(wèn)題，結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對(duì)FIFO不同深度的實(shí)驗(yàn)表明，采用該方法設(shè)定的FIFO深度能夠
  • 關(guān)鍵字： LabVIEW  FPGA  FIFO  模塊    

基于LabVIEW的FPGA模塊FIFO深度設(shè)定實(shí)現(xiàn)

  • 為了解決基于LabVIEWFPGA模塊的DMAFIFO深度設(shè)定不當(dāng)帶來(lái)的數(shù)據(jù)不連續(xù)問(wèn)題，結(jié)合LabVIEWFPGA的編程特點(diǎn)和DMA FIFO的工作原理，提出了一種設(shè)定FIFO深度的方法。對(duì)FIFO不同深度的實(shí)驗(yàn)表明，采用該方法設(shè)定的FIFO深度能夠
  • 關(guān)鍵字： LabVIEW  FPGA  FIFO  模塊    

在FPGA中基于信元的FIFO設(shè)計(jì)方法

  • 設(shè)計(jì)工程師通常在FPGA上實(shí)現(xiàn)FIFO(先進(jìn)先出寄存器)的時(shí)候，都會(huì)使用由芯片提供商所提供的FIFO。但是，由于其通用性使得其針對(duì)性變差，某些情況下會(huì)變得不方便或者將增加硬件成本?！　〈藭r(shí)，需要進(jìn)行自行FIFO設(shè)計(jì)。本
  • 關(guān)鍵字： FPGA  FIFO  信元  設(shè)計(jì)方法    

FIFO芯片IDT72V3680概述及應(yīng)用

  • FIFO芯片IDT72V3680概述及應(yīng)用,1 FIFO概述 　　FIFO芯片是一種具有存儲(chǔ)功能的高速邏輯芯片，可在高速數(shù)字系統(tǒng)中用作數(shù)據(jù)緩存。FIFO通常利用雙口RAM和讀寫地址產(chǎn)生模塊來(lái)實(shí)現(xiàn)其功能。FIFO的接口信號(hào)包括異步寫時(shí)鐘（wr-clk）和讀時(shí)鐘（rd-clk）、與
  • 關(guān)鍵字： 應(yīng)用  概述  IDT72V3680  芯片  FIFO  

用FIFO實(shí)現(xiàn)高速模數(shù)轉(zhuǎn)換器與TMS320C6000系列DSP的接口

  • 摘要：說(shuō)明了如何使用CY7C4265-10ACFIFO來(lái)實(shí)現(xiàn)TMS320C6205與AD904AST模數(shù)轉(zhuǎn)換器的接口，詳細(xì)介紹了TMS320C6205...
  • 關(guān)鍵字： FIFO  TMS320C6000  接口時(shí)序  

FIFO芯片和單片機(jī)實(shí)現(xiàn)的圖像采集系統(tǒng)

  • 摘要：基于FIFO芯片AL422B，以飛思卡爾16位單片機(jī)MC9S12DG128為核心，采集攝像頭芯片OV7670的圖像信息，設(shè)計(jì)出以低速率的單片機(jī)采集高速率圖像的圖像采集系統(tǒng)。系統(tǒng)采用單片機(jī)控制FIFO芯片，先由FIFO實(shí)時(shí)讀取攝像頭芯
  • 關(guān)鍵字： 采集  系統(tǒng)  圖像  實(shí)現(xiàn)  芯片  單片機(jī)  FIFO  

基于WinCE系統(tǒng)的FIFO數(shù)據(jù)傳輸程序設(shè)計(jì)

  • 1.引言在嵌入式系統(tǒng)特別是數(shù)據(jù)采集系統(tǒng)中，實(shí)時(shí)性至關(guān)重要，它不僅要求嵌入式微處理器能快速作出響應(yīng)，還要求嵌入式系統(tǒng)能及時(shí)處理數(shù)據(jù)[1]。在本文設(shè)計(jì)的數(shù)據(jù)采集系統(tǒng)中，如采用常規(guī)方法傳輸數(shù)據(jù)，當(dāng)采集數(shù)據(jù)的速度較
  • 關(guān)鍵字： 數(shù)據(jù)傳輸  程序設(shè)計(jì)  FIFO  系統(tǒng)  WinCE  基于  

基于FIFO實(shí)現(xiàn)DSP間的雙向并行異步通訊

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： FIFO  DSP  雙向并行  異步通訊  

基于fifo存儲(chǔ)器的聲發(fā)射信號(hào)的數(shù)據(jù)傳輸及存儲(chǔ)方案介紹

  • 聲發(fā)射技術(shù)是光纖傳感技術(shù)和聲發(fā)射技術(shù)相結(jié)合的產(chǎn)物，是目前聲發(fā)射技術(shù)的發(fā)展趨勢(shì)。它將高靈敏度聲發(fā)射傳感器安裝于受力構(gòu)件表面以形成一定數(shù)目的傳感器陣列，實(shí)時(shí)接收和采集來(lái)自于材料缺陷的聲發(fā)射信號(hào)，進(jìn)而通過(guò)對(duì)
  • 關(guān)鍵字： 存儲(chǔ)  方案  介紹  數(shù)據(jù)傳輸  信號(hào)  fifo  存儲(chǔ)器  發(fā)射  基于  

基于DSP的嵌入式 FIFO 數(shù)據(jù)傳輸系統(tǒng)設(shè)計(jì)

  • 電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場(chǎng)中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
  • 關(guān)鍵字： DSP  FIFO  數(shù)據(jù)傳輸  

高速FIFO電路在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用

  • 高速FIFO電路在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用,本文主要介紹高速FIFO電路在數(shù)據(jù)采集系統(tǒng)中的應(yīng)用，相關(guān)電路主要有高速A/D轉(zhuǎn)換器、FPGA、SDRAM存儲(chǔ)器等。圖1為本方案的結(jié)構(gòu)框圖。在大容量高速采集系統(tǒng)項(xiàng)目的開發(fā)過(guò)程中，F(xiàn)PGA作為可編程邏輯器件，設(shè)計(jì)靈活、可操作性
  • 關(guān)鍵字： 系統(tǒng)  應(yīng)用  數(shù)據(jù)采集  電路  FIFO  高速  

基于FPGA的高速異步FIFO的設(shè)計(jì)與實(shí)現(xiàn)

  • 基于FPGA的高速異步FIFO的設(shè)計(jì)與實(shí)現(xiàn),引言 　　現(xiàn)代集成電路芯片中，隨著設(shè)計(jì)規(guī)模的不斷擴(kuò)大．一個(gè)系統(tǒng)中往往含有數(shù)個(gè)時(shí)鐘。多時(shí)鐘帶來(lái)的一個(gè)問(wèn)題就是，如何設(shè)計(jì)異步時(shí)鐘之間的接口電路。異步FIFO(First In First Out)是解決這個(gè)問(wèn)題的一種簡(jiǎn)便、快捷的解
  • 關(guān)鍵字： 設(shè)計(jì)  實(shí)現(xiàn)  FIFO  異步  FPGA  高速  基于  
共124條 4/9 |‹ « 1 2 3 4 5 6 7 8 9 »

fifo介紹

采用FIFO方式時(shí)，信息被以所收到的次序進(jìn)行傳輸。 表示信息存儲(chǔ)的一種數(shù)據(jù)結(jié)構(gòu)，含義是先進(jìn)入的對(duì)象先取出。隊(duì)列（Queue ）就是基于這種性質(zhì)實(shí)現(xiàn)的。 FIFO( First In First Out)簡(jiǎn)單說(shuō)就是指先進(jìn)先出。由于微電子技術(shù)的飛速發(fā)展，新一代FIFO芯片容量越來(lái)越大，體積越來(lái)越小，價(jià)格越來(lái)越便宜。作為一種新型大規(guī)模集成電路，F(xiàn)IFO芯片以其靈活、方便、高效的特性，逐漸在高速數(shù)據(jù)采 [ 查看詳細(xì) ]
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473