fifo 文章 進入fifo技術(shù)社區(qū)
一種基于A/D和DSP的高速數(shù)據(jù)采集技術(shù)
- 摘要 雷達接收機將雷達回波信號變成中頻信號,數(shù)字信號處理系統(tǒng)對中頻信號采樣和處理。本文介紹一種基于A/D和DSP的中頻信號采集技術(shù);給出數(shù)據(jù)采集系統(tǒng)的原理和框圖,并對A/D與DSP的接口電路進行分析。用FIFO作為兩者之間的接口效果很好;DSP通過CPLD對采樣時序進行控制,可增強系統(tǒng)的靈活性。 關(guān)鍵詞 A/D DSP 高速數(shù)據(jù)采集 FIFO 中頻信號分為和差兩路,高速A/D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對這兩路信號進行采集。對于兩路數(shù)據(jù)采集電路,A/D與DSP的接口連接是一樣的。兩個A
- 關(guān)鍵字: A/D DSP 高速數(shù)據(jù)采集 FIFO
一種基于A/D和DSP的高速數(shù)據(jù)采集技術(shù)
- 摘要 雷達接收機將雷達回波信號變成中頻信號,數(shù)字信號處理系統(tǒng)對中頻信號采樣和處理。本文介紹一種基于A/D和DSP的中頻信號采集技術(shù);給出數(shù)據(jù)采集系統(tǒng)的原理和框圖,并對A/D與DSP的接口電路進行分析。用FIFO作為兩者之間的接口效果很好;DSP通過CPLD對采樣時序進行控制,可增強系統(tǒng)的靈活性。 關(guān)鍵詞 A/D DSP 高速數(shù)據(jù)采集 FIFO 中頻信號分為和差兩路,高速A/D與DSP組成的數(shù)據(jù)采集系統(tǒng)要分別對這兩路信號進行采集。對于兩路數(shù)據(jù)采集電路,A/D與DSP的接口連接是一樣的。兩個A
- 關(guān)鍵字: A/D DSP 高速數(shù)據(jù)采集 FIFO
射頻定時發(fā)送器基本功能模塊的設(shè)計
- 引言 射頻定時發(fā)送器是射頻控制模塊中的一個重要組成部分,用于產(chǎn)生需要定時發(fā)送的射頻控制信號:AD_ON(模數(shù)轉(zhuǎn)換信號)、DA_ON(數(shù)模轉(zhuǎn)換信號)、APC(自動功率控制信號)、AGC(自動增益控制信號)和AFC(自動頻率控制信號),再通過選擇兩個SPI接口RF_SPI和AD_SPI把控制信號定時地傳送到射頻發(fā)送模塊。射頻定時發(fā)送器需要完成的四種基本功能分別是:定時發(fā)送、競爭發(fā)送、數(shù)據(jù)采樣時鐘分頻,以及APC_burst模式,如圖1所示,本文將詳細闡述這些基本功能模塊的設(shè)計原理。  
- 關(guān)鍵字: 嵌入式系統(tǒng) 單片機 射頻 定時發(fā)送器 FIFO 測試工具
基于FPGA的IPV6數(shù)據(jù)包的拆裝實現(xiàn)
- 基于FPGA的IPV6數(shù)據(jù)包的拆裝實現(xiàn) 王志遠, 杜詩武, 曲 晶(信息工程學院 信息技術(shù)研究所,河南 鄭州 450002) 摘 要:介紹了一種運用FPGA將IPV6數(shù)據(jù)包的包頭和數(shù)據(jù)部分分離并重新封裝的方法。利用該方法,可以使IPV6數(shù)據(jù)包的拆裝處理速度達到2Gbit/s以上。 關(guān)鍵詞:FPGA IPV6數(shù)據(jù)包 拆裝 FIFO 筆者在參與國家“863”重大專題項目“高速密碼芯片及驗證平臺系統(tǒng)”的過程中,遇到了將IPV6數(shù)據(jù)包的包頭和數(shù)據(jù)部分拆開,然后把數(shù)據(jù)部分送密碼芯片進行加
- 關(guān)鍵字: FIFO FPGA IPV6數(shù)據(jù)包 拆裝
基于PCI總線的高速實時數(shù)據(jù)采集系統(tǒng)
- 摘 要:本文介紹了一種基于PCI總線的高速實時數(shù)據(jù)采集系統(tǒng)的設(shè)計與實現(xiàn)方法,主要討論了高速數(shù)據(jù)采集的存儲與傳輸?shù)挠布鉀Q方案,以及該系統(tǒng)的控制邏輯的實現(xiàn),最后給出了控制邏輯仿真波形。關(guān)鍵詞:PCI總線;CPCI總線;高速實時數(shù)據(jù)采集;FIFO;CPLD 引言目前的大多數(shù)雷達信號處理機都是采用自定義總線,不具有通用性,每進行一些系統(tǒng)功能的改變就需要大量的硬件改動。而CPCI總線作為一種新興的工業(yè)總線,其采用了PCI總線的電氣特性以及VME總線的物理特性,兼具了二者的優(yōu)點
- 關(guān)鍵字: CPCI總線 CPLD FIFO PCI總線 高速實時數(shù)據(jù)采集
fifo介紹
采用FIFO方式時,信息被以所收到的次序進行傳輸。
表示信息存儲的一種數(shù)據(jù)結(jié)構(gòu),含義是先進入的對象先取出。隊列(Queue )就是基于這種性質(zhì)實現(xiàn)的。
FIFO( First In First Out)簡單說就是指先進先出。由于微電子技術(shù)的飛速發(fā)展,新一代FIFO芯片容量越來越大,體積越來越小,價格越來越便宜。作為一種新型大規(guī)模集成電路,F(xiàn)IFO芯片以其靈活、方便、高效的特性,逐漸在高速數(shù)據(jù)采 [ 查看詳細 ]
相關(guān)主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473