fpga 文章進(jìn)入fpga 技術(shù)社區(qū)

FPGA+OpenCL雙劍合璧助力Altera進(jìn)軍數(shù)據(jù)中心

半導(dǎo)體行業(yè)的趨勢是什么?在當(dāng)前科技日新月異、需求層出不窮的背景下，芯片廠商如何找準(zhǔn)自己的定位以不被時代淘汰?近日，EEWORLD記者有幸借助在硅谷舉辦的euroasia PRESS 拜訪Altera公司總部，并從Altera公司總裁、
關(guān)鍵字： Altera 數(shù)據(jù)中心 FPGA OpenCL

FPGA基礎(chǔ)知識及其工作原理

高端設(shè)計工具為少有甚是沒有硬件設(shè)計技術(shù)的工程師和科學(xué)家提供現(xiàn)場可編程門陣列(FPGA)。無論你使用圖形化設(shè)計程序，ANSI C語言還是VHDL語言，如此復(fù)雜的合成工藝會不禁讓人去想FPGA真實(shí)的運(yùn)作情況。在這個芯片中的
關(guān)鍵字： FPGA 乘法器觸發(fā)器 DSP RAM

基于FPGA的速度和位置測量板卡的設(shè)計與實(shí)現(xiàn)

摘要：針對增量式光電編碼器經(jīng)典速度測量算法M/T法低速采樣時間過長和位置測量算法精度不高的問題，本文基于定采樣周期M/T法設(shè)計實(shí)現(xiàn)了速度和位置測量板卡。采用Xilinx公司的XC3S400 FPGA為核心控制芯片進(jìn)行設(shè)計，并
關(guān)鍵字：光電編碼器速度和位置測量算法 FPGA PC104

首款嵌入式FPGA誕生 AI將迎來最好時代？

想要把FPGA嵌入到SoC中并非易事，不僅需要擁有FPGA的經(jīng)驗(yàn)，更需要有IP集成的經(jīng)驗(yàn)，不過收購Altera的英特爾剛好滿足。
關(guān)鍵字： AI FPGA

ASIC、ASSP、SoC和FPGA到底有何區(qū)別？

我經(jīng)常收到關(guān)于各類設(shè)備之間的差異的問題，諸如ASIC、ASSP、SoC和FPGA之間的區(qū)別問題。例如是SoC是ASIC嗎?或ASIC是SoC嗎?ASIC和ASSP之間的區(qū)別是什么?以及高端FPGA應(yīng)該歸類為SoC嗎?這里有幾個難題，至少技術(shù)和術(shù)語隨
關(guān)鍵字： ASIC ASSP SoC FPGA

克服FPGA電路板設(shè)計挑戰(zhàn)

如果你在采用FPGA的電路板設(shè)計方面的經(jīng)驗(yàn)很有限或根本沒有，那么在新的項目中使用FPGA的前景就十分堪憂——特別是如果FPGA是一個有1000個引腳的大塊頭。繼續(xù)閱讀本文將有助于你的FPGA選型和設(shè)計過程，并且
關(guān)鍵字：電路板開發(fā)板引腳分配 FPGA SSN

三柵極技術(shù)給FPGA帶來突破性優(yōu)勢

本文考察了半導(dǎo)體制造業(yè)中晶體管設(shè)計從傳統(tǒng)平面向3D結(jié)構(gòu)轉(zhuǎn)化的影響，以及其對可編程邏輯器件性能的顯著提升。引言2013年2月，Altera公司與Intel公司共同宣布了Altera下一代最高性能FPGA產(chǎn)品的生產(chǎn)將獨(dú)家采用Intel的
關(guān)鍵字：三柵極 FPGA 3D結(jié)構(gòu) 可編程邏輯器件

FPGA在高清低碼流視頻編碼中應(yīng)用案例

3G網(wǎng)絡(luò)和智能手機(jī)的迅速普及推動了移動互聯(lián)網(wǎng)的發(fā)展，為安防網(wǎng)絡(luò)從局域網(wǎng)擴(kuò)展到移動互聯(lián)網(wǎng)提供了條件。通過對移動互聯(lián)網(wǎng)的上行帶寬和下行帶寬的實(shí)測可以知，512 Kbps是一個有效而且可靠的帶寬值，如果能夠在這個帶
關(guān)鍵字： FPGA 視頻編碼

Arria 10及Stratix 10 FPGA和SoC性能、集成度和功耗實(shí)現(xiàn)突破

Altera日前推出該公司第10代FPGA和SoC(芯片系統(tǒng))，Altera公司產(chǎn)品營銷資深總監(jiān)Patrick Dorsey表示，第10代器件在工藝技術(shù)和體系結(jié)構(gòu)基礎(chǔ)上都進(jìn)行了優(yōu)化，以最低功耗實(shí)現(xiàn)了業(yè)界最好的性能和水平最高的系統(tǒng)集成度。首
關(guān)鍵字： FPGA EDA 集成

完善FPGA系統(tǒng)設(shè)計的三原則

一，面積與速度的平衡互換原則這里的面積指的是FPGA的芯片資源，包括邏輯資源和I/O資源等;這里的速度指的是FPGA工作的最高頻率(和DSP或者ARM不同，F(xiàn)PGA設(shè)計的工作頻率是不固定的，而是和設(shè)計本身的延遲緊密相連)。
關(guān)鍵字： FPGA 系統(tǒng)設(shè)計設(shè)計原則

FPGA與ADC數(shù)字?jǐn)?shù)據(jù)輸出的接口及LVDS應(yīng)用訣竅

現(xiàn)場可編程門陣列(FPGA)與模數(shù)轉(zhuǎn)換器(ADC)輸出的接口是一項常見的工程設(shè)計挑戰(zhàn)。本文簡要介紹各種接口協(xié)議和標(biāo)準(zhǔn)，并提供有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實(shí)現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。接口方式和標(biāo)準(zhǔn)現(xiàn)場可編程門陣列
關(guān)鍵字： FPGA ADC LVDS JESD204 接口方式

基于FPGA的RS(255，239)編譯碼器設(shè)計及實(shí)現(xiàn)方法

RS(Reed—Solomon)編碼是一種具有較強(qiáng)糾錯能力的多進(jìn)制BCH編碼，其既可糾正隨機(jī)錯誤，又可糾正突發(fā)錯誤。RS編譯碼器廣泛應(yīng)用于通信和存儲系統(tǒng)，為解決高速存儲器中數(shù)據(jù)可靠性的問題，文中提出了RS編碼的實(shí)現(xiàn)方
關(guān)鍵字： RS編譯碼 FPGA 伽羅華域 BM算法 Chien搜索

基于FPGA的數(shù)字存儲示波器對外圍芯片的控制設(shè)計

數(shù)字存儲示波器作為測試技術(shù)的重要工具，被廣泛應(yīng)用于各個領(lǐng)域，并逐步取代傳統(tǒng)模擬示波器。其采樣數(shù)據(jù)是波形運(yùn)算和分析的基礎(chǔ)，直接影響到整個數(shù)字存儲示波器的準(zhǔn)確性。從這點(diǎn)出來，提出采用現(xiàn)場可編程邏輯器件(
關(guān)鍵字：數(shù)字存儲示波器 FPGA

FPGA復(fù)位的可靠性設(shè)計方法

對FPGA設(shè)計中常用的復(fù)位設(shè)計方法進(jìn)行了分類、分析和比較。針對FPGA在復(fù)位過程中存在不可靠復(fù)位的現(xiàn)象，提出了提高復(fù)位設(shè)計可靠性的4種方法，包括清除復(fù)位信號上的毛刺、異步復(fù)位同步釋放、采用專用全局異步復(fù)位/置位
關(guān)鍵字： FPGA 復(fù)位可靠性同步復(fù)位異步復(fù)位

基于FPGA的車電總線接口技術(shù)研究

為提高集成架構(gòu)中車電總線通信速率，結(jié)合綜合化處理系統(tǒng)項目要求，采用雙總線結(jié)合的方式，利用CAN總線和FlexRay總線實(shí)現(xiàn)功能及搭配上的互補(bǔ)，提出一種基于現(xiàn)場可編程門陣列(FPGA)的總線接口單元設(shè)計方案。通過FPGA完
關(guān)鍵字： FPGA FlexRay總線 CAN總線總線接口

共6376條 103/426 |‹ « 101 102 103 104 105 106 107 108 109 110 » ›|

fpga 介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進(jìn)一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點(diǎn)。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細(xì) ]