首頁(yè)　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問(wèn)答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁(yè) >> 主題列表 >> fpga soc

基于ARMFPGA的高速同步數(shù)據(jù)采集方案

  • 大多數(shù)的勘探、觀測(cè)工作都是在嚴(yán)苛的環(huán)境中進(jìn)行的，對(duì)數(shù)據(jù)的準(zhǔn)確性、實(shí)時(shí)性都有著較高的要求，并且大多情況下要求多參數(shù)同步測(cè)量。北京恒頤針對(duì)勘探、測(cè)控等行業(yè)的特點(diǎn)，推出了基于ARM+FPGA的低功耗、高速率
  • 關(guān)鍵字： 數(shù)據(jù)采集  ARM  FPGA  

基于FPGA的數(shù)字下變頻的工作理念分析

  • 　近年來(lái)，軟件無(wú)線電已經(jīng)成為通信領(lǐng)域一個(gè)新的發(fā)展方向，數(shù)字下變頻技術(shù)(Digital Down Converter-DDC)是軟件無(wú)線電的核心技術(shù)之一，也是計(jì)算量最大的部分?；贔PGA的DDC設(shè)計(jì)一
  • 關(guān)鍵字： DSP  DDC  FPGA  濾波器  

基于FPGA流水線分布式算法的FIR濾波器的實(shí)現(xiàn)

  • 提出了一種采用現(xiàn)場(chǎng)可編程門(mén)陣列器件(FPGA)并利用窗函數(shù)法實(shí)現(xiàn)線性FIR數(shù)字濾波器的設(shè)計(jì)方案，并以一個(gè)十六階低通FIR數(shù)字濾波器電路的實(shí)現(xiàn)為例說(shuō)明了利用Xilinx公司的Virtex-E系列芯片的設(shè)計(jì)過(guò)程。
  • 關(guān)鍵字： FIR濾波器  窗函數(shù)  FPGA  

基于FPGA的TD-LTE系統(tǒng)上行同步的實(shí)現(xiàn)

  • 基于最大似然 (ML)估計(jì)算法，改進(jìn)并利用FPGA實(shí)現(xiàn)了一種適用于TD-LTE系統(tǒng)的上行同步算法。主要介紹了如何利用FPGA實(shí)現(xiàn)ML算法。并以Virtex-5芯片為硬件平臺(tái)，進(jìn)行了仿真、綜合、板級(jí)驗(yàn)證、聯(lián)機(jī)驗(yàn)證等工作。結(jié)果表明，該同步算法應(yīng)用到TD-LTE系統(tǒng)具有良好的穩(wěn)定性和可行性。
  • 關(guān)鍵字： TD-LTE  Virtex-5  FPGA  

基于FPGA的以太網(wǎng)音頻廣播系統(tǒng)，軟硬件協(xié)同

  • 傳統(tǒng)的廣播系統(tǒng)從傳送音頻信號(hào)到廣播點(diǎn)，都須鋪設(shè)專門(mén)的線路且傳送的事模擬音頻信號(hào)，模擬音頻信號(hào)抗干擾能力弱，長(zhǎng)距離的信號(hào)傳輸勢(shì)必造成信號(hào)的衰減，很難保證聲音質(zhì)量。同時(shí)為了對(duì)廣播的方式進(jìn)行控制，控制信號(hào)必須通過(guò)另外的控制線來(lái)傳送，布線復(fù)雜，成本高，施工及維修困難。
  • 關(guān)鍵字： 以太網(wǎng)  音頻廣播系統(tǒng)  FPGA  實(shí)時(shí)UDP傳輸  

基于FPGA的LCD顯示的遠(yuǎn)程更新設(shè)計(jì)實(shí)現(xiàn)

  • 本設(shè)計(jì)“基于FPGA的LCD顯示的遠(yuǎn)程更新”作為遠(yuǎn)程視頻監(jiān)視系統(tǒng)的監(jiān)控終端設(shè)備，伴隨著視頻監(jiān)控系統(tǒng)的發(fā)展而發(fā)展。近年來(lái)，中國(guó)視頻監(jiān)控市場(chǎng)受平安城市建設(shè)，北京奧運(yùn)會(huì)、上海世博會(huì)、廣州亞運(yùn)會(huì)、深圳大運(yùn)會(huì)等安保項(xiàng)目以及各行業(yè)視頻監(jiān)控需求快速增長(zhǎng)等因素的刺激和拉動(dòng)，取得了超常規(guī)快速發(fā)展，整體市場(chǎng)規(guī)模迅速擴(kuò)大。
  • 關(guān)鍵字： LCD顯示  遠(yuǎn)程更新  FPGA  FTP協(xié)議  

基于FPGA+DSP+ARM的數(shù)據(jù)傳送總線變換器設(shè)計(jì)

  • 介紹了基于FPGA+DSP+ARM的數(shù)據(jù)傳送總線變換器的整體設(shè)計(jì)及ARM、DSP和FPGA的器件選型，詳細(xì)描述了ARM與DSP、DSP與FPGA的接口電路設(shè)計(jì)，給出了系統(tǒng)軟件結(jié)構(gòu)設(shè)計(jì),詳細(xì)描述了HPI驅(qū)動(dòng)程序的實(shí)現(xiàn)過(guò)程。
  • 關(guān)鍵字： 總線變換器  ARM  FPGA  

基于FPGA的說(shuō)話人識(shí)別系統(tǒng)，包含原理圖、源代碼

  • 隨著網(wǎng)絡(luò)信息化技術(shù)的迅猛發(fā)展，身份驗(yàn)證的數(shù)字化、隱性化、便捷化顯得越來(lái)越重要。語(yǔ)言作為人類的自然屬性之一，說(shuō)話人語(yǔ)言具有各自的生物特征，這使得通過(guò)語(yǔ)音分析進(jìn)行說(shuō)話人識(shí)別（Speaker Recognition, RS）成為可能。
  • 關(guān)鍵字： 語(yǔ)音識(shí)別系統(tǒng)  matlab  FPGA  最小距離算法  

基于FPGA的運(yùn)動(dòng)鞋專用數(shù)據(jù)發(fā)送芯片及競(jìng)走電子裁判的設(shè)計(jì)與實(shí)現(xiàn)

  • 我們以電子競(jìng)技裁判為切入點(diǎn)，將該特性普及化、應(yīng)用于生活運(yùn)動(dòng)領(lǐng)域。本設(shè)計(jì)在每個(gè)競(jìng)走運(yùn)動(dòng)員的鞋子上都安裝加速度傳感器，在競(jìng)走過(guò)程中，將采集到的加速度數(shù)據(jù)通過(guò)射頻發(fā)送給基于FPGA芯片設(shè)計(jì)的電子裁判，把復(fù)雜的算法、數(shù)據(jù)處理交給FPGA芯片完成，讓電子裁判進(jìn)行判斷。
  • 關(guān)鍵字： 加速度傳感器  射頻芯片  FPGA  PCI控制器  電子裁判  

利用FPGA實(shí)現(xiàn)無(wú)線分布式采集系統(tǒng)設(shè)計(jì)

  • 在無(wú)線分布式采集系統(tǒng)設(shè)計(jì)中，采用了基于卷積編碼、Viterbi譯碼的編碼和互為備份的雙通道傳輸方案，利用了FPGA內(nèi)豐富的邏輯資源以及存儲(chǔ)資源，實(shí)現(xiàn)了數(shù)據(jù)的遠(yuǎn)距離同步可靠傳輸。
  • 關(guān)鍵字： 無(wú)線分布  Viterbi  FPGA  采集系統(tǒng)  卷積編碼  

FPGA入門(mén)基礎(chǔ)與項(xiàng)目實(shí)踐，拿下FPGA，輕松簡(jiǎn)單！

  • 著眼于目前發(fā)展火熱的FPGA技術(shù)，它需要工程師們熟練地掌握設(shè)計(jì)工具，深刻理解FPGA的內(nèi)在結(jié)構(gòu)及靈活運(yùn)用設(shè)計(jì)語(yǔ)言，從而能夠有效地完成復(fù)雜的設(shè)計(jì)任務(wù)。在此總結(jié)了FPGA基礎(chǔ)教程與項(xiàng)目實(shí)踐，希望各位網(wǎng)友看后能舉一反三，完成從入門(mén)到精通的技術(shù)飛躍。
  • 關(guān)鍵字： PCB  數(shù)字示波器  FPGA  STM32  最小系統(tǒng)  

基于FPGA的多路CameraLink數(shù)據(jù)的WDM光傳輸

  • 本系統(tǒng)是基于FPGA的多路CameraLink數(shù)據(jù)的單光纖傳輸設(shè)計(jì)，由于FPGA的開(kāi)發(fā)成本低廉，升級(jí)方便所以成為該系統(tǒng)設(shè)計(jì)的選擇。
  • 關(guān)鍵字： CameraLink  多路  FPGA  WDM  光傳輸  

基于NETFPGA的可重構(gòu)科學(xué)計(jì)算平臺(tái)

  • 本項(xiàng)目的研究目標(biāo)是探索和建立圖形化數(shù)學(xué)算法向硬件轉(zhuǎn)換的理論方法，研究開(kāi)發(fā)數(shù)學(xué)算法向硬件邏輯轉(zhuǎn)換的工具，與科學(xué)計(jì)算軟件相結(jié)合建立起基于FPGA陣列的科學(xué)計(jì)算平臺(tái)原型。研究目標(biāo)結(jié)構(gòu)流程如下：
  • 關(guān)鍵字： 可重構(gòu)  科學(xué)計(jì)算平臺(tái)  FPGA  NET  

基于FPGA的RS（255，239）編譯碼器設(shè)計(jì)

  • RS（Reed-Solomon）編碼是一種具有較強(qiáng)糾錯(cuò)能力的多進(jìn)制BCH編碼，其既可糾正隨機(jī)錯(cuò)誤，又可糾正突發(fā)錯(cuò)誤。RS編譯碼器廣泛應(yīng)用于通信和存儲(chǔ)系統(tǒng)，為解決高速存儲(chǔ)器中數(shù)據(jù)可靠性的問(wèn)題，文中提出了RS編碼的實(shí)現(xiàn)方法，并對(duì)編碼進(jìn)行了時(shí)序仿真。仿真結(jié)果表明，該譯碼器可實(shí)現(xiàn)良好的糾錯(cuò)功能。
  • 關(guān)鍵字： 編譯碼器  寄存器  RS  FPGA  

基于多級(jí)SE網(wǎng)絡(luò)和混沌加密原理的FPGA設(shè)計(jì)與實(shí)現(xiàn)

  • ：提出了混沌加密算法為基礎(chǔ)核心，并結(jié)合多級(jí)Shuffle-Exchange網(wǎng)絡(luò)設(shè)計(jì)并實(shí)現(xiàn)一個(gè)高效的加密系統(tǒng)。在解決多條輸入數(shù)據(jù)通道因復(fù)用要求而造成訪問(wèn)沖突的問(wèn)題后，提高加密模塊冗余度，實(shí)現(xiàn)系統(tǒng)吞吐能力的提升和最佳配置需求。
  • 關(guān)鍵字： 混沌加密  多級(jí)SE網(wǎng)絡(luò)  FPGA  Shuffle-Exchange  
共7926條 100/529 |‹ « 98 99 100 101 102 103 104 105 106 107 » ›|

fpga soc介紹

您好，目前還沒(méi)有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條，闡述對(duì)fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

熱門(mén)主題

樹(shù)莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473