首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga soc

基于FPGA的多軟核圖像處理系統(tǒng)設(shè)計(jì)

  • 介紹以圖像處理為應(yīng)用背景、基于FPGA芯片建立的多軟核系統(tǒng)設(shè)計(jì)。系統(tǒng)中包含兩個(gè)Nios II軟核處理器和兩個(gè)用于進(jìn)行圖像顏色空間轉(zhuǎn)換的CSC MegaCore IP核。兩個(gè)Nios II軟核處理器共享程序存儲器、數(shù)據(jù)存儲器及啟動(dòng)存儲器。在硬件設(shè)計(jì)方面，CSC MegaCore IP作為外圍組件通過一個(gè)自定義的接口控制器連接到以Nios II軟核處理器為核心的SoPC系統(tǒng)中。在軟件設(shè)計(jì)方面，運(yùn)行在每個(gè)Nios II軟核處理器上的程序通過硬件Mutex核協(xié)調(diào)對共享數(shù)據(jù)存儲器的訪問。
  • 關(guān)鍵字： 圖像處理  多軟核系統(tǒng)  FPGA  

基于FPGA的DDS IP核設(shè)計(jì)及仿真

  • 以Altera公司的QuartusⅡ7．2作為開發(fā)工具，研究了基于FPGA的DDS IP核設(shè)計(jì)，并給出基于Signal TapⅡ嵌入式邏輯分析儀的仿真測試結(jié)果。將設(shè)計(jì)的DDS IP核封裝成為SOPC Builder自定義的組件，結(jié)合32位嵌入式CPU軟核NiosII，構(gòu)成可編程片上系統(tǒng)(SOPC)，利用極少的硬件資源實(shí)現(xiàn)了可重構(gòu)信號源。該系統(tǒng)基本功能都在FPGA芯片內(nèi)完成，利用SOPC技術(shù)，在一片F(xiàn)PGA芯片上實(shí)現(xiàn)了整個(gè)信號源的硬件開發(fā)平臺，達(dá)到既簡化電路設(shè)計(jì)、又提高系統(tǒng)穩(wěn)定性和可靠性的目的。
  • 關(guān)鍵字： 直接數(shù)字頻率合成  IP核  FPGA  

基于FPGA的遺傳算法組合邏輯電路設(shè)計(jì)

  • 基于遺傳算法的組合邏輯電路的自動(dòng)設(shè)計(jì)，依據(jù)給出的真值表，利用遺傳算法自動(dòng)生成符合要求的組合邏輯電路。由于遺傳算法本身固有的并行性，采用軟件實(shí)現(xiàn)的方法在速度上往往受到本質(zhì)是串行計(jì)算的計(jì)算機(jī)制約，因此采用硬件化設(shè)計(jì)具有重要的意義。為了證明基于FPGA的遺傳算法的高效性，設(shè)計(jì)了遺傳算法的各個(gè)模塊，實(shí)現(xiàn)了基于FPGA的遺傳算法。
  • 關(guān)鍵字： 遺傳算法  自然進(jìn)化  FPGA  

FPGA設(shè)計(jì)安全性綜述

  • 現(xiàn)場可編程門陣列（Field Programmable Gate Array,FPGA）在通信、圖形、控制、計(jì)算等領(lǐng)域的廣泛應(yīng)用,已經(jīng)成為當(dāng)今電子系統(tǒng)中的重要組成部分.隨著越來越多的系統(tǒng)采用FPGA實(shí)現(xiàn)核心設(shè)計(jì),使得FPGA中的設(shè)計(jì)和知識產(chǎn)權(quán)變得更加重要,建立FPGA代碼運(yùn)行安全體系已成為大型產(chǎn)品設(shè)計(jì)中重要的考慮因素.本文闡述了FPGA的多種安全解決方案,并探討分析了FPGA的設(shè)計(jì)安全性.
  • 關(guān)鍵字： 代碼運(yùn)行安全  安全解決方案  FPGA  

基于FPGA的半導(dǎo)體激光器自動(dòng)功率控制系統(tǒng)設(shè)計(jì)

  • 半導(dǎo)體激光器的自動(dòng)功率控制是解決激光器閾值漂移的重要手段，本文設(shè)計(jì)了一個(gè)基于FPGA的數(shù)字激光自動(dòng)功率控制系統(tǒng)，該控制系統(tǒng)主要由光電檢測、A／D轉(zhuǎn)換、SOC控制、APC判定、PWM反饋輸出及低通濾波幾個(gè)部分組成。該自動(dòng)功率控制系統(tǒng)使用硬件資源少，根據(jù)不同的設(shè)計(jì)要求，通過增加PWM模塊和簡單的模擬器件或者改變控制寄存器的設(shè)置，就可以實(shí)現(xiàn)多級激光功率和多個(gè)激光器的控制，可以大大縮短設(shè)計(jì)周期。
  • 關(guān)鍵字： 數(shù)字激光器  自動(dòng)功率控制  FPGA  

反射式全景視頻實(shí)時(shí)平面顯示技術(shù)的FPGA實(shí)現(xiàn)

  • 介紹了反射式全景圖像展開原理，分析了圖像產(chǎn)生鋸齒失真和階梯化現(xiàn)象的原因，提出了解決問題的算法，并設(shè)計(jì)了FPGA實(shí)現(xiàn)的系統(tǒng)硬件結(jié)構(gòu)。
  • 關(guān)鍵字： 全景圖像  鋸齒失真  FPGA  

基于FPGA的數(shù)字顯示系統(tǒng)設(shè)計(jì)

  • 本文以Ｖｉｒｔｅｘ－ＩＩ系列ＰｌａｔｆｏｒｍＦＰＧＡ為例，說明采用ＦＰＧＡ方案進(jìn)行數(shù)字顯示系統(tǒng)設(shè)計(jì)所具有的靈活、快速和低成本等特性。
  • 關(guān)鍵字： 數(shù)字顯示系統(tǒng)  SoC  FPGA  

一種基于偏振原理和FPGA的調(diào)光系統(tǒng)設(shè)計(jì)

  • 設(shè)計(jì)了一種光強(qiáng)自動(dòng)調(diào)節(jié)系統(tǒng)。通過光電傳感電路實(shí)現(xiàn)光電信號的轉(zhuǎn)換，使用FPGA對數(shù)據(jù)進(jìn)行實(shí)時(shí)處理，并以實(shí)驗(yàn)環(huán)境光照強(qiáng)度測試結(jié)果為參照對所測光強(qiáng)進(jìn)行線性變換修正，進(jìn)而查表獲得舵機(jī)偏轉(zhuǎn)角度的控制量，通過改變偏振片偏振化方向夾角來調(diào)節(jié)入射光強(qiáng)。自動(dòng)調(diào)光系統(tǒng)測量精度較高，實(shí)時(shí)調(diào)節(jié)性較好，魯棒性較強(qiáng)。
  • 關(guān)鍵字： 光強(qiáng)調(diào)節(jié)  光電傳感  FPGA  

基于FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì)

  • 利用功能強(qiáng)大的FPGA實(shí)現(xiàn)視頻圖像的一種運(yùn)動(dòng)估計(jì)設(shè)計(jì)，采用的搜索方法是三步搜索法。在進(jìn)行方案設(shè)計(jì)時(shí)，本文采用了技術(shù)比較成熟的VHDL語言進(jìn)行設(shè)計(jì)，并使用Quartus II軟件進(jìn)行時(shí)序仿真。由仿真結(jié)果可知，無論是在功能的實(shí)現(xiàn)上還是在搜索的準(zhǔn)確性、高效性以及FPGA片上資源的利用率上，本設(shè)計(jì)方案都具有明顯的優(yōu)越性。
  • 關(guān)鍵字： 運(yùn)動(dòng)估計(jì)  視頻編碼器  FPGA  

同步數(shù)字復(fù)接的設(shè)計(jì)及其FPGA技術(shù)實(shí)現(xiàn)

  • 在簡要介紹同步數(shù)字復(fù)接基本原理的基礎(chǔ)上，采用VHDL語言對同步數(shù)字復(fù)接各組成模塊進(jìn)行了設(shè)計(jì)，并在ISE集成環(huán)境下進(jìn)行了設(shè)計(jì)描述、綜合、布局布線及時(shí)序仿真，取得了正確的設(shè)計(jì)結(jié)果，同時(shí)利用中小容量的FPGA實(shí)現(xiàn)了同步數(shù)字復(fù)接功能。
  • 關(guān)鍵字： 同步數(shù)字復(fù)接  VHDL  FPGA  

基于FPGA的流水線結(jié)構(gòu)DDS多功能信號發(fā)生器的設(shè)計(jì)與實(shí)現(xiàn)

  • 在應(yīng)用FPGA進(jìn)行DDS系統(tǒng)設(shè)計(jì)過程中，選擇芯片的運(yùn)行速度優(yōu)化和資源利用優(yōu)化常常是相互矛盾的，從發(fā)展趨勢和運(yùn)算要求看，系統(tǒng)速度指標(biāo)的意義比面積指標(biāo)更趨重要?；诖耍榻B了一種流水線結(jié)構(gòu)來優(yōu)化傳統(tǒng)的相位累加器，在QuartusⅡ開發(fā)環(huán)境下搭建系統(tǒng)模型、仿真及下載，并采用嵌入式邏輯分析儀分析和驗(yàn)證了實(shí)驗(yàn)結(jié)果。該系統(tǒng)可以完成多位頻率控制字的累加，能夠產(chǎn)生正弦波、方波和三角波，具有良好的實(shí)時(shí)性。
  • 關(guān)鍵字： 流水線相位累加器  DDS  FPGA  

基于FPGA的數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)與實(shí)現(xiàn)

  • 提出了基于FPGA技術(shù)實(shí)現(xiàn)數(shù)字復(fù)接系統(tǒng)的設(shè)計(jì)方案，并介紹了基群與二次群之間的復(fù)接與分接的系統(tǒng)總體設(shè)計(jì)。硬件電路調(diào)試證明，該方案是行之有效的。
  • 關(guān)鍵字： 數(shù)字復(fù)接系統(tǒng)  基群  FPGA  

一種基于FPGA的嵌入式塊SRAM的設(shè)計(jì)

  • 文章中提出了一種應(yīng)用于FPGA的嵌入式可配置雙端口的塊存儲器。該存儲器包括與其他電路的布線接口、可配置邏輯、可配置譯碼、高速讀寫電路。在編程狀態(tài)下，可對所有存儲單元進(jìn)行清零，且編程后為兩端口獨(dú)立的雙端存儲器。
  • 關(guān)鍵字： 塊存儲器  雙端口  FPGA  

基于光纖通信和PCIExpress總線的高速圖像傳輸系統(tǒng)

  • 提出了一種基于光纖通信和PCI Express總線的高速圖像傳輸系統(tǒng)。分析了系統(tǒng)設(shè)計(jì)方案,并詳細(xì)闡述了FPGA內(nèi)部邏輯設(shè)計(jì),包括光纖接口的數(shù)據(jù)收發(fā)以及PCI Express總線的DMA傳輸;簡要介紹了Windows WDM驅(qū)動(dòng)程序及MFC應(yīng)用程序的開發(fā);給出了系統(tǒng)測試結(jié)果。該系統(tǒng)傳輸速率可達(dá)1.5Gb/s,且具有低成本、易擴(kuò)展等優(yōu)點(diǎn),能夠滿足大多數(shù)高幀高清視頻圖像實(shí)時(shí)傳輸?shù)囊蟆?/li>
  • 關(guān)鍵字： PCIExpress  高速圖像傳輸  FPGA  

一種安全可控的SoC可測性設(shè)計(jì)

  • 提出了一種安全可控的可測性設(shè)計(jì)DFT（Design For Test）。DFT既能夠完成對SoC的測試，又能保障SoC自身敏感信息和關(guān)鍵技術(shù)的安全。
  • 關(guān)鍵字： SoC  可測性設(shè)計(jì)  信息安全  
共7926條 85/529 |‹ « 83 84 85 86 87 88 89 90 91 92 » ›|

fpga soc介紹

您好，目前還沒有人創(chuàng)建詞條fpga soc!
歡迎您創(chuàng)建該詞條，闡述對fpga soc的理解，并與今后在此搜索fpga soc的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473