首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> fpga+dsp

第六代Spartan FPGA迎接智能邊緣互聯(lián)新挑戰(zhàn)

  • 預(yù)計到2028年，物聯(lián)網(wǎng)設(shè)備的數(shù)量將增加一倍以上，處理能力需求也將同步增長。設(shè)備數(shù)量的激增會推動產(chǎn)生對于更高數(shù)量I/O的需求、對更通用I/O的需求，以及對于邊緣端安全解決方案的需求；處理能力需求的提升則需要更強(qiáng)且更有效率的處理器，這些需求的驅(qū)動下，經(jīng)濟(jì)型FPGA迎來了全新的市場發(fā)展機(jī)遇。 作為經(jīng)濟(jì)型FPGA的經(jīng)典系列，從1998年Spartan FPGA首發(fā)以來持續(xù)推動著包括日常所使用技術(shù)的進(jìn)步以及醫(yī)療機(jī)器人和宇航探索等很多突破性的進(jìn)展，特別是最近這些年在諸多邊緣互聯(lián)應(yīng)用中收獲了廣泛的應(yīng)用場景。在總結(jié)Sp
  • 關(guān)鍵字： Spartan  FPGA  智能邊緣  

Achronix以創(chuàng)新FPGA技術(shù)推動智能汽車與先進(jìn)出行創(chuàng)新

  • 全球領(lǐng)先的高性能現(xiàn)場可編程門陣列（FPGA）和嵌入式FPGA（eFPGA）半導(dǎo)體知識產(chǎn)權(quán)（IP）提供商Achronix Semiconductor公司宣布，該公司參加了由私募股權(quán)和風(fēng)險投資公司Baird Capital舉辦的“Baird車技術(shù)與出行大會（Baird Vehicle Technology & Mobility Conference）”。Achronix此舉是為了聯(lián)絡(luò)更多的創(chuàng)新者和投資者，共同推動更加先進(jìn)的FPGA技術(shù)更廣泛地應(yīng)用于智能汽車、自動駕駛、ADAS和其他先進(jìn)出行方式。Bai
  • 關(guān)鍵字： Achronix  FPGA  智能汽車  

Cadence擴(kuò)充Tensilica Vision產(chǎn)品線，新增毫米波雷達(dá)加速器及針對汽車應(yīng)用優(yōu)化的新款DSP

  • 內(nèi)容提要●? ?單個 DSP 用于嵌入式視覺、雷達(dá)、激光雷達(dá)和 AI 處理，在性能提升的前提下，帶來顯著的面積優(yōu)化、功耗和成本的降低●? ?針對 4D 成像雷達(dá)工作負(fù)載，新增的雷達(dá)加速器功能可提供高度可編程的硬件解決方案，顯著提升性能●? ?專為多傳感器汽車、無人機(jī)、機(jī)器人和自動駕駛汽車系統(tǒng)設(shè)計中的傳感器融合處理而設(shè)計楷登電子（美國 Cadence 公司）近日宣布擴(kuò)充其 Tensilica IP 產(chǎn)品陣容，以應(yīng)對不斷增長的汽車傳感器融合應(yīng)用計算需
  • 關(guān)鍵字： Cadence  Tensilica Vision  毫米波雷達(dá)加速器  DSP  

英特爾成立獨(dú)立FPGA公司Altera

  • 3月1日，英特爾宣布，成立全新的FPGA（現(xiàn)場可編程門陣列）半導(dǎo)體公司Altera，并計劃在未來兩到三年內(nèi)為Altera進(jìn)行股票發(fā)行。據(jù)了解，2015年，英特爾斥資167億美元收購Altera，也是迄今為止該公司最大額的并購交易。Altera將致力于提供端到端的FPGA解決方案、易于使用的AI以及軟件工具，同時也加強(qiáng)了供應(yīng)鏈的韌性，以在FPGA市場繼續(xù)保持領(lǐng)先地位。英特爾表示，Altera的產(chǎn)品組合將更加多元化，包含業(yè)界唯一內(nèi)置AI能力的FPGA。Altera FPGA在云端運(yùn)算、數(shù)據(jù)中心、工業(yè)自動化、通
  • 關(guān)鍵字： 英特爾  FPGA  

英特爾宣布成立全新獨(dú)立運(yùn)營的FPGA公司——Altera

  • 今天，英特爾宣布成立全新獨(dú)立運(yùn)營的FPGA公司——Altera。在FPGA Vision線上研討會期間，首席執(zhí)行官Sandra Rivera和首席運(yùn)營官Shannon Poulin進(jìn)行了分享，展示其在超過550億美元的市場中保持領(lǐng)先性的戰(zhàn)略規(guī)劃，強(qiáng)調(diào)將通過打造集成AI功能的FPGA等舉措，進(jìn)一步豐富公司的產(chǎn)品組合，同時亦表明將持續(xù)助力客戶應(yīng)對不斷增加的挑戰(zhàn)。會上，Altera也作為新公司的品牌正式對外公布。Altera首席執(zhí)行官Sandra Rivera表示，“現(xiàn)階段，客戶正面臨日益復(fù)雜的技術(shù)挑戰(zhàn)，而我們
  • 關(guān)鍵字： 英特爾  FPGA  Altera  

CPLD/FPGA 內(nèi)部結(jié)構(gòu)與原理

  • 可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計的主要硬件平臺，其主要特點(diǎn)就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級PLD時，不需額外地改變PCB電路板，只是在計算機(jī)上修改和更新程序，使硬件設(shè)計工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
  • 關(guān)鍵字： FPGA  CPLD  

淺談因電遷移引發(fā)的半導(dǎo)體失效

  • 前言半導(dǎo)體產(chǎn)品老化是一個自然現(xiàn)象，在電子應(yīng)用中，基于環(huán)境、自然等因素，半導(dǎo)體在經(jīng)過一段時間連續(xù)工作之后，其功能會逐漸喪失，這被稱為功能失效。半導(dǎo)體功能失效主要包括：腐蝕、載流子注入、電遷移等。其中，電遷移引發(fā)的失效機(jī)理最為突出。技術(shù)型授權(quán)代理商Excelpoint世健的工程師Wolfe Yu在此對這一現(xiàn)象進(jìn)行了分析。?1、?背景從20世紀(jì)初期第一個電子管誕生以來，電子產(chǎn)品與人類的聯(lián)系越來越緊密，特別是進(jìn)入21世紀(jì)以來，隨著集成電路的飛速發(fā)展，人們對電子產(chǎn)品的需求也變得愈加豐富。隨著電子
  • 關(guān)鍵字： 電遷移  半導(dǎo)體失效  世健  Microchip  Flash FPGA  

2024年FPGA將如何影響AI？

  • 隨著新一年的到來，科技界有一個話題似乎難以避開：人工智能。事實(shí)上，各家公司對于人工智能談?wù)摰萌绱酥啵瑳]有熱度才不正常！在半導(dǎo)體領(lǐng)域，大部分對于AI的關(guān)注都集中在GPU或?qū)Ｓ肁I加速器芯片（如NPU和TPU）上。但事實(shí)證明，有相當(dāng)多的組件可以直接影響甚至運(yùn)行AI工作負(fù)載。FPGA就是其中之一。對于那些了解FPGA靈活性和可編程性的人來說，這并不令人驚訝，但對許多其他人來說，這兩者之間的聯(lián)系可能并不明顯。問題的關(guān)鍵在于通過軟件讓一些經(jīng)典的AI開發(fā)工具（如卷積神經(jīng)網(wǎng)絡(luò)（CNN））針對FPGA支持的可定制電路設(shè)
  • 關(guān)鍵字： FPGA  AI  萊迪思  

Verilog HDL基礎(chǔ)知識9之代碼規(guī)范示例

  • 2.Verilog HDL 代碼規(guī)范 模板示例//******************************************************** // //   Copyright(c)2016, ECBC  //   All rights reserved // //   File name    
  • 關(guān)鍵字： FPGA  verilog HDL  代碼規(guī)范  

Verilog HDL基礎(chǔ)知識9之代碼規(guī)范

  • 1.RTL CODE 規(guī)范1.1標(biāo)準(zhǔn)的文件頭在每一個版塊的開頭一定要使用統(tǒng)一的文件頭，其中包括作者名，模塊名，創(chuàng)建日期，概要，更改記錄，版權(quán)等必要信息。 統(tǒng)一使用以下的文件頭：其中*為必需的項目//******************************************************** // //   Copyright(c)2016, ECBC  //   All rights&nbs
  • 關(guān)鍵字： FPGA  verilog HDL  代碼規(guī)范  

詳解CPLD/FPGA架構(gòu)與原理

  • 可編程邏輯器件（Programmable Logic Device，PLD）起源于20世紀(jì)70年代，是在專用集成電路（ASIC）的基礎(chǔ)上發(fā)展起來的一種新型邏輯器件，是當(dāng)今數(shù)字系統(tǒng)設(shè)計的主要硬件平臺，其主要特點(diǎn)就是完全由用戶通過軟件進(jìn)行配置和編程，從而完成某種特定的功能，且可以反復(fù)擦寫。在修改和升級PLD時，不需額外地改變PCB電路板，只是在計算機(jī)上修改和更新程序，使硬件設(shè)計工作成為軟件開發(fā)工作，縮短了系統(tǒng)設(shè)計的周期，提高了實(shí)現(xiàn)的靈活性并降低了成本，因此獲得了廣大硬件工程師的青睞，形成了巨大的PLD產(chǎn)業(yè)規(guī)模
  • 關(guān)鍵字： CPLD  FPGA  架構(gòu)  

Verilog HDL基礎(chǔ)知識8之綜合語句

  • 可綜合語句1.要保證Verilog HDL賦值語句的可綜合性，在建模時應(yīng)注意以下要點(diǎn)：2.不使用initial。3.不使用#10。4.不使用循環(huán)次數(shù)不確定的循環(huán)語句，如forever、while等。5.不使用用戶自定義原語（UDP元件）。6.盡量使用同步方式設(shè)計電路。7.除非是關(guān)鍵路徑的設(shè)計，一般不采用調(diào)用門級元件來描述設(shè)計的方法，建議采用行為語句來完成設(shè)計。8.用always過程塊描述組合邏輯，應(yīng)在敏感信號列表中列出所有的輸入信號。9.所有的內(nèi)部寄存器都應(yīng)該能夠被復(fù)位，在使用FPGA實(shí)現(xiàn)設(shè)計時，應(yīng)盡量使
  • 關(guān)鍵字： FPGA  verilog HDL  綜合語句  

Microchip推出低成本PolarFire SoC Discovery工具包 加速RISC-V和FPGA設(shè)計

  • 嵌入式行業(yè)對基于RISC-V?的開源處理器架構(gòu)的需求日益增長，但在商用芯片或硬件方面的選擇仍然有限。為了填補(bǔ)這一空白并推動創(chuàng)新，Microchip Technology Inc.（微芯科技公司）宣布推出PolarFire? SoC Discovery工具包。通過為嵌入式處理和計算加速提供用戶友好、功能豐富的開發(fā)工具包，Microchip可幫助各種水平的工程師采用新興技術(shù)。新發(fā)布的開源開發(fā)工具包具有支持Linux?和實(shí)時應(yīng)用的四核 RISC-V 應(yīng)用級處理器、豐富的外設(shè)和95K低功耗高性能FPGA邏輯元件。
  • 關(guān)鍵字： Microchip  PolarFire  嵌入式系統(tǒng)工程師  RISC-V  FPGA  

Verilog HDL基礎(chǔ)知識7之模塊例化

  • Verilog使用模塊（module）的概念來代表一個基本的功能塊。一個模塊可以是一個元件，也可以是低層次模塊的組合。常用的設(shè)計方法是使用元件構(gòu)建在設(shè)計中多個地方使用的功能塊，以便進(jìn)行代碼重用。模塊通過接口（輸入和輸出）被高層的模塊調(diào)用，但隱藏了內(nèi)部的實(shí)現(xiàn)細(xì)節(jié)。這樣就使得設(shè)計者可以方便地對某個模塊進(jìn)行修改，而不影響設(shè)計的其他部分。在verilog中，模塊聲明由關(guān)鍵字module開始，關(guān)鍵字endmodule則必須出現(xiàn)在模塊定義的結(jié)尾。每個模塊必須具有一個模塊名，由它唯一地標(biāo)識這個模塊。模塊的端口列表則描述
  • 關(guān)鍵字： FPGA  verilog HDL  模塊例化  

Verilog HDL基礎(chǔ)知識6之語法結(jié)構(gòu)

  • 雖然 Verilog 硬件描述語言有很完整的語法結(jié)構(gòu)和系統(tǒng)，這些語法結(jié)構(gòu)的應(yīng)用給設(shè)計描述帶來很多方便。但是 Verilog是描述硬件電路的，它是建立在硬件電路的基礎(chǔ)上的。有些語法結(jié)構(gòu)是不能與實(shí)際硬件電路對應(yīng)起來的，比如 for 循環(huán)，它是不能映射成實(shí)際的硬件電路的，因此，Verilog 硬件描述語言分為可綜合和不可綜合語言。下面我們就來簡單的介紹一下可綜合與不可綜合。(1) 所謂可綜合，就是我們編寫的Verilog代碼能夠被綜合器轉(zhuǎn)化為相應(yīng)的電路結(jié)構(gòu)。因此，我們常用可綜合語句來描述數(shù)字硬件電路。(2) 所
  • 關(guān)鍵字： FPGA  verilog HDL  語法結(jié)構(gòu)  
共9865條 4/658 |‹ « 2 3 4 5 6 7 8 9 10 11 » ›|

fpga+dsp介紹

您好，目前還沒有人創(chuàng)建詞條fpga+dsp!
歡迎您創(chuàng)建該詞條，闡述對fpga+dsp的理解，并與今后在此搜索fpga+dsp的朋友們分享。    創(chuàng)建詞條

熱門主題

樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473