fpga 文章進入fpga技術(shù)社區(qū)

如何用賽靈思FPGA實現(xiàn)4G無線球形檢測器

　　MIMO無線系統(tǒng)最佳硬判決檢測方式是最大似然(ML)檢測器。ML檢測因為比特誤碼率 (BER)性能出眾，非常受歡迎。不過，直接實施的復(fù)雜性會隨著天線和調(diào)制方案的增加呈指數(shù)級增強，使ASIC或FPGA僅能用于使用少數(shù)天線的低密度調(diào)制方案。　　WiMAX對寬帶互聯(lián)網(wǎng)接入如同手機對語音通信一樣意義非凡。它可以取代DSL和有線服務(wù)，隨時隨地提供互聯(lián)網(wǎng)接入。只需要打開計算機，連接到最近的WiMAX天線，就可以暢游全世界的網(wǎng)絡(luò)了。　　寬帶互聯(lián)網(wǎng)接入遇到的最大挑戰(zhàn)之一就是移動性，而這正是最新的WiMAX標(biāo)準(zhǔn)
關(guān)鍵字： FPGA 4G

美高森美推出汽車等級SoC FPGA和FPGA器件

　　致力于在電源、安全、可靠和性能方面提供差異化半導(dǎo)體技術(shù)方案的領(lǐng)先供應(yīng)商美高森美公司(Microsemi Corporation) 宣布提供全新汽車等級現(xiàn)場可編程門陣列(FPGA)和系統(tǒng)級芯片(SoC) FPGA器件。基于閃存的下一代低功率 FPGA和ARM® Cortex®-M3使能SoC FPGA器件已經(jīng)獲得AEC-Q100等級2認(rèn)證，這是概述電子元器件標(biāo)準(zhǔn)以期確保最終系統(tǒng)可滿足汽車可靠性水平要求的行業(yè)標(biāo)準(zhǔn)規(guī)范。新的汽車等級合格 SmartFusion®2和 IGLOO&re
關(guān)鍵字：美高森美 FPGA

FPGA+CPU：并行處理大行其道

　　深亞微米時代，傳統(tǒng)材料、結(jié)構(gòu)乃至工藝都在趨于極限狀態(tài)，摩爾定律也已有些捉襟見肘。而步入深亞納米時代，晶體管的尺寸就將接近單個原子，無法再往下縮減。傳統(tǒng)ASIC和ASSP設(shè)計不可避免地遭遇了諸如設(shè)計流程復(fù)雜、生產(chǎn)良率降低、設(shè)計周期過長，研發(fā)制造費用劇增等難題，從某種程度上大大放緩了摩爾定律的延續(xù)。　　顯而易見的是，在巨額的流片成本面前，很多中小規(guī)模公司不得不改變策略，更多的轉(zhuǎn)向FPGA的開發(fā)和設(shè)計。反觀FPGA市場，即便是5年前，其相對于ASIC的市場增速還是相當(dāng)遲緩的，但在近些年，尤其是邁進90n
關(guān)鍵字： FPGA CPU

Altera將舉辦技術(shù)大會分享最新解決方案

　　Altera宣布將主辦2015年Altera技術(shù)大會(Altera Technology Day，ATD)活動，這是橫跨亞太地區(qū)八個地點的一系列以技術(shù)為導(dǎo)向的研討會，包括臺灣、印度、新加坡、馬來西亞、韓國與中國，時間將從2015年8月6日至9月23日。　　Altera技術(shù)及市場專家將會分享在電子系統(tǒng)設(shè)計上的最新趨勢， Terasic、MathWorks與Tektronix等合作夥伴也將展示在電子設(shè)計與產(chǎn)品上使用Altera的FPGA、SoC、IP與電源解決方案，以提供加速產(chǎn)品上市的價值。關(guān)于研討會
關(guān)鍵字： Altera FPGA

設(shè)計成本低、可重復(fù)使用的配電架構(gòu)

　　最近，航天子系統(tǒng)采用的先進半導(dǎo)體最底限是需有多個低電壓、具高電流軌條件，例如核心電壓小于1伏特(V)/30安培(A)的現(xiàn)場可編程門陣列(FPGA)。此外，各個負(fù)載也須具有獨特的排序、暫瞬、線路與負(fù)載調(diào)節(jié)的要求，這樣會讓配電網(wǎng)絡(luò)的設(shè)計變得更復(fù)雜。　　目前航天總線提供28和100伏特不穩(wěn)定的電源軌，可用于為最新的航天級半導(dǎo)體生成隔離的、有效率的穩(wěn)壓電源。為滿足未來航天子系統(tǒng)的需求，開發(fā)一個低成本、可擴展的配電架構(gòu)，且可重復(fù)的設(shè)計是尋求從28或100伏特兩種輸入中，可有效地生成多個較小的電軌，并同時限制
關(guān)鍵字： FPGA PCB

FPGA實戰(zhàn)演練邏輯篇：FPGA與CPLD

　　盡管很多人聽說過FPGA和CPLD，但是關(guān)于FPGA與CPLD之間的區(qū)別，了解的人可能不是很多。雖然FPGA與CPLD都是“可反復(fù)編程的邏輯器件”，但是在技術(shù)上卻有一些差異。簡單地說，F(xiàn)PGA就是將CPLD的電路規(guī)模、功能、性能等方面強化之后的產(chǎn)物。(特權(quán)同學(xué)版權(quán)所有) 　　一般而言， FPGA與CPLD之間的區(qū)別如表1.1所示。(特權(quán)同學(xué)版權(quán)所有) 　　表1.1 FPGA和CPLD的比較　　 ? 　　總而言之，F(xiàn)PGA和CPLD最大的區(qū)別是他們的存儲
關(guān)鍵字： FPGA CPLD

基于FPGA與PCI總線的并行計算平臺設(shè)計實現(xiàn)

　　當(dāng)前對于各種加密算法。除了有針對性的破解算法，最基本的思想就是窮舉密鑰進行匹配，通常稱為暴力破解算法。由于暴力破解算法包含密鑰個數(shù)較多，遍歷的時間超過實際可接受的范圍。如果計算速度提高到足夠快。這種遍歷的算法因結(jié)構(gòu)設(shè)計簡便而具有實際應(yīng)用的前景。　　PCI總線(外設(shè)互聯(lián)總線)與傳統(tǒng)的總線標(biāo)準(zhǔn)——ISA總線(工業(yè)標(biāo)準(zhǔn)結(jié)構(gòu)總線)相比，具有更高的傳輸率(132MBps)、支持32位處理器及DMA和即插即用等優(yōu)點，用于取代ISA總線而成為目前臺式計算機的事實I/O總線標(biāo)準(zhǔn)，在普通PC
關(guān)鍵字： FPGA PCI

基于千兆網(wǎng)的FPGA多通道數(shù)據(jù)采集系統(tǒng)設(shè)計

　　FPGA豐富的邏輯資源、充沛的I/O引腳以及較低的功耗，被廣泛應(yīng)用于嵌入式系統(tǒng)和高速數(shù)據(jù)通信領(lǐng)域。現(xiàn)如今，各大FPGA生產(chǎn)廠商為方便用戶的設(shè)計和使用，提供了較多的、可利用的IP核資源，極大地減少了產(chǎn)品的開發(fā)周期和開發(fā)難度，從而使用戶得以更專注地構(gòu)思各種各樣創(chuàng)意且實用的功能，而不是把大量時間浪費在產(chǎn)品的調(diào)試和驗證中。　　千兆以太網(wǎng)技術(shù)在工程上的應(yīng)用是當(dāng)前的研究熱點之一。相比于其他RS-232或RS-485等串口通信，千兆以太網(wǎng)更加普及和通用，可以直接與Internet上的其他終端相連;相比于百兆網(wǎng)絡(luò)
關(guān)鍵字： FPGA DDR2

為什么硬件設(shè)計容易軟件難？

因為硬件有了更多的模塊，及其解決方案，給人一種假象：硬件設(shè)計好像很簡單的一樣，實際呢，硬件設(shè)計才真正是考驗功底的。
關(guān)鍵字：硬件設(shè)計 FPGA

采用基于Altera FPGA的存儲參考設(shè)計，NAND閃存使用壽命加倍

　　Altera公司開發(fā)了基于其Arria® 10 SoC的存儲參考設(shè)計，與目前的NAND閃存相比，NAND閃存的使用壽命將加倍，程序擦除周期數(shù)增加了7倍。參考設(shè)計在經(jīng)過優(yōu)化的高性價比單片解決方案中包括了一片Arria 10 SoC和集成雙核ARM® Cortex®A9處理器，同時采用了Mobiveil的固態(tài)硬盤(SSD)控制器，以及NVMdurance的NAND優(yōu)化軟件。這一參考設(shè)計提高了NAND應(yīng)用的性能和靈活性，同時延長了數(shù)據(jù)中心設(shè)備的使用壽命，從而降低了NAND陣列的成本。
關(guān)鍵字： Altera FPGA

小梅哥和你一起深入學(xué)習(xí)FPGA之mif文件的制作

　　本文檔主要講解實現(xiàn)一個1024點的16位正弦波數(shù)據(jù)的生成，并將該數(shù)據(jù)制作成quartus II使用的mif文件，使用此文件，我們便可以使用FPGA，基于直接數(shù)字合成(DDS)原理生成標(biāo)準(zhǔn)的正弦波，即實現(xiàn)信號發(fā)生器的功能。小梅哥的DDS實驗已經(jīng)做完，目前還沒有進行文檔的編寫。朋友今天邀請我為他制作一個1024點的16位的正弦波mif文件，實現(xiàn)之后，發(fā)現(xiàn)過程中涉及到MATLAB軟件、Excel軟件、Quartus II軟件的使用，每個過程簡單，但是步驟較多，因此在這里以文檔的方式記錄下來，分享給需要的朋友
關(guān)鍵字： FPGA mif

FPGA實現(xiàn)的數(shù)字密碼鎖

　　本文介紹了一種以FPGA為基礎(chǔ)的數(shù)字密碼鎖。采用自頂向下的數(shù)字系統(tǒng)設(shè)計方法，將數(shù)字密碼鎖系統(tǒng)分解為若干子系統(tǒng)，并且進一步細劃為若干模塊，然后用硬件描述語言VHDL來設(shè)計這些模塊，同時進行硬件測試。測試結(jié)果表明該數(shù)字密碼鎖能夠校驗10位十進制數(shù)字密碼，且可以預(yù)置密碼，設(shè)有斷電保護裝置，解碼有效指示等相應(yīng)功能。　　1功能概述　　(1)密碼鎖的工作時鐘由外部晶振提供，時鐘頻率為50MHz，運算速度高，工作性能穩(wěn)定。　　(2)密碼的設(shè)置和輸入由外接鍵盤完成，控制電路的安全系數(shù)高，操作方便; 　　
關(guān)鍵字： FPGA 數(shù)字密碼鎖

Altera宣布Stratix 10的創(chuàng)新：FPGA和SoC性能翻番、功耗降低70%

　　即將于2015年秋天提供Stratix 10 FPGA和SoC工程樣片的Altera公司，近日發(fā)布其Stratix 10 FPGA和SoC體系結(jié)構(gòu)和產(chǎn)品細節(jié)，在性能、集成度、密度和安全特性方面實現(xiàn)了突破?！　tratix 10 FPGA和SoC采用了Altera革命性的HyperFlex FPGA架構(gòu)，由Intel 14nm三柵極工藝技術(shù)制造，內(nèi)核性能是前一代FPGA的2倍。性能好、密度高、具有先進的嵌入式處理功能的FPGA與GPU類浮點計算性能和異構(gòu)3D SiP集成特性相結(jié)合，支持Altera客戶
關(guān)鍵字： Stratix 10 FPGA SoC工程樣片 Altera 201507

Altera全球業(yè)務(wù)開發(fā)總監(jiān)：數(shù)字電源躍居FPGA SoC設(shè)計新寵

　　20/14奈米現(xiàn)場可編程閘陣列(FPGA)將加速改搭數(shù)位電源。FPGA邁向20/14奈米先進制程，導(dǎo)致電路復(fù)雜度和電源供應(yīng)需求激增，相關(guān)晶片商已開始導(dǎo)入高整合、可編程，且支援大電流的數(shù)位電源解決方案，從而提升FPGA核心電源軌的供電效能，同時改善系統(tǒng)整體功耗、占位空間和散熱機制，以滿足系統(tǒng)業(yè)者日益嚴(yán)格的節(jié)能設(shè)計要求。　　Altera全球業(yè)務(wù)開發(fā)總監(jiān)Patrick Wadden強調(diào)，資料中心業(yè)者將更加注重伺服器核心處理器功耗。　　Altera全球業(yè)務(wù)開發(fā)總監(jiān)Patrick Wadden表示，基地
關(guān)鍵字： Altera FPGA

FPGA實戰(zhàn)演練邏輯篇：FPGA與ASIC

　　拋開FPGA不提，大家一定都很熟悉ASIC。所謂ASIC，即專用集成電路(Application Specific Integrated Circuit)的簡稱，電子產(chǎn)品中，它無所不在，還真是比FPGA普及得多得多。但是ASIC的功能相對固定，它是為了專一功能而生，希望對它進行任何的功能和性能的改善往往是無濟于事的。打個淺顯的比喻，如圖1.2所示，如果說ASIC是布滿鉛字的印刷品，那么FPGA就是可以自由發(fā)揮的白紙一張。(特權(quán)同學(xué)版權(quán)所有) 　　 ? 　　圖1.2 ASIC和FPG
關(guān)鍵字： FPGA ASIC

共6383條 121/426 |‹ « 119 120 121 122 123 124 125 126 127 128 » ›|

fpga介紹

FPGA是英文Field－Programmable Gate Array的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。 FPGA采用了邏輯單元陣列LCA（Logic Cell Array）這樣一個新概念，內(nèi)部包括可 [ 查看詳細 ]