fsp:fpga-pcb 文章進(jìn)入fsp:fpga-pcb技術(shù)社區(qū)

Altera為下一代非易失FPGA提供早期使用軟件

　　Altera公司(Nasdaq: ALTR)今天宣布，為Altera最新的10代FPGA和SoC系列產(chǎn)品之一——MAX? 10 FPGA，提供Quartus? II beta軟件和早期使用文檔?；赥SMC的55 nm嵌入式閃存工藝技術(shù)，MAX 10 FPGA在小外形封裝、低成本和瞬時(shí)接通可編程邏輯器件中采用了先進(jìn)的工藝，是革命性的非易失FPGA。提供軟件支持和產(chǎn)品文檔，客戶可以馬上開始他們的MAX 10 FPGA設(shè)計(jì)?！　ltera最近完成了首批MAX 10 FPGA投片，與TSMC合作將于201
關(guān)鍵字： Altera FPGA SoC

采用高性能SRAM提高DSP密集型應(yīng)用的性能

　　軍事與國(guó)防應(yīng)用極大地受益于數(shù)字信號(hào)處理器(DSP)，其廣泛應(yīng)用于雷達(dá)、軟件無線電(SDR)、靈巧彈藥與目標(biāo)探測(cè)系統(tǒng)、電子戰(zhàn)應(yīng)用、飛機(jī)成像以及眾多其它應(yīng)用。DSP借助其完美架構(gòu)提供的精確處理能力可以顯著提高性能。關(guān)鍵DSP功能包括實(shí)時(shí)信號(hào)處理、超高吞吐量與可重編程功能。本文介紹了如何采用高性能四倍數(shù)據(jù)速率(QDR)SRAM而使整體DSP系統(tǒng)性能至少提高兩倍(與使用SDRAM的傳統(tǒng)方法相比)的方法。　　數(shù)字信號(hào)處理　　數(shù)字信號(hào)處理包含把信號(hào)轉(zhuǎn)換成數(shù)字形式后對(duì)其進(jìn)行處理的方法，如：雷達(dá)處理。雷達(dá)系統(tǒng)基本上是
關(guān)鍵字： DSP SDR FPGA

基于FPGA的高速數(shù)據(jù)采集系統(tǒng)設(shè)計(jì)

隨著嵌入式技術(shù)的飛速發(fā)展，對(duì)嵌入式系統(tǒng)的應(yīng)用需求也呈現(xiàn)出不斷增長(zhǎng)的態(tài)勢(shì)，因此，嵌入式技術(shù)也相應(yīng)地取得了重要的進(jìn)展，系統(tǒng)設(shè)備不斷向高速化、集成化、低功耗的方向發(fā)展?，F(xiàn)場(chǎng)可編程門陣列FPGA經(jīng)過近20年的發(fā)展，到目前已成為實(shí)現(xiàn)數(shù)字系統(tǒng)的主流平臺(tái)之一。 FPGA具有單片機(jī)和DSP無法比擬的優(yōu)勢(shì)，相對(duì)于單片機(jī)和DSP工作需要依靠其上運(yùn)行的軟件進(jìn)行，F(xiàn)PGA全部的控制邏輯是由延時(shí)更小的硬件來完成的。通用串行總線(USB)是現(xiàn)代數(shù)據(jù)傳輸?shù)陌l(fā)展趨勢(shì)，是解決計(jì)算機(jī)與外設(shè)連接瓶頸的有效手段，USB2.O版本在原先的版本
關(guān)鍵字： FPGA FPGA

一種汽車視頻控制器的ESD仿真分析

本文介紹了適用于汽車零部件的ESD聯(lián)合仿真方法，可以通過多級(jí)仿真軟件進(jìn)行聯(lián)合仿真，準(zhǔn)確高效的模擬實(shí)際靜電槍產(chǎn)生的波形和對(duì)測(cè)試零部件的干擾進(jìn)行分析，并能快速找到失效原因和解決方案。
關(guān)鍵字：汽車電子 EMC PCB ESD TFT 201406

京微雅格推出國(guó)內(nèi)首款低功耗FPGA芯片CME-HR（黃河）系列

　　日前，京微雅格(北京)科技有限公司宣布適時(shí)推出了黃河系列CAP(可編程應(yīng)用平臺(tái))HR系列，以迎合低功耗，小封裝及靈活的應(yīng)用場(chǎng)景需求?！　?jù)京微雅格產(chǎn)品市場(chǎng)總監(jiān)竇祥峰介紹，其產(chǎn)品特點(diǎn)如下： CME-HR系列低功耗FPGA采用40納米臺(tái)聯(lián)電低功耗工藝，靜態(tài)最低功耗可達(dá)35.2uW，最小封裝WLCSP16僅1.5mm*1.5mm。　　該系列產(chǎn)品主要面向手持類或其它移動(dòng)便攜式終端與設(shè)備的相關(guān)應(yīng)用領(lǐng)域，該領(lǐng)域要求具備遠(yuǎn)程升級(jí)、動(dòng)態(tài)配置和功耗管理等功能，滿足LTE及未來的5G智能手機(jī)、便攜式智能終端(Tablet
關(guān)鍵字：京微雅格 CAP FPGA

詳解PCB設(shè)計(jì)中利用飛線手工布局和布線

一個(gè)印制板的布線是否能夠順利完成，主要取決于布局，而且，布線的密度越高，布局就越重要。幾乎每個(gè)設(shè)計(jì)者都遇到過這樣的情況，布線僅剩下幾條時(shí)卻發(fā)現(xiàn)無論如何都布不通了，不得不刪除大量或全部的已布線，再重新調(diào)整布局!合理的布局是保證順利布線的前提。一個(gè)布局是否合理沒有絕對(duì)的判斷標(biāo)準(zhǔn)，可以采用一些相對(duì)簡(jiǎn)單的標(biāo)準(zhǔn)來判斷布局的優(yōu)劣。最常用的標(biāo)準(zhǔn)就是使飛線總長(zhǎng)度盡可能短。一般來說，飛線總長(zhǎng)度越短，意味著布線總長(zhǎng)度也是越短(注意：這只是相對(duì)于大多數(shù)情況是正確的，并不是絕對(duì)正確);走線越短，走線所占據(jù)的印制板面積
關(guān)鍵字： PCB 飛線

一種基于DSP與FPGA的高速通信接口設(shè)計(jì)方案

在雷達(dá)信號(hào)處理、數(shù)字圖像處理等領(lǐng)域中，信號(hào)處理的實(shí)時(shí)性至關(guān)重要。由于FPGA芯片在大數(shù)據(jù)量的底層算法處理上的優(yōu)勢(shì)及DSP芯片在復(fù)雜算法處理上的優(yōu)勢(shì)，DSP+FPGA的實(shí)時(shí)信號(hào)處理系統(tǒng)的應(yīng)用越來越廣泛。ADI公司的TigerSHARC系列DSP芯片浮點(diǎn)處理性能優(yōu)越，故基于這類。DSP的DSP+FPGA處理系統(tǒng)正廣泛應(yīng)用于復(fù)雜的信號(hào)處理領(lǐng)域。同時(shí)在這類實(shí)時(shí)處理系統(tǒng)中，F(xiàn)PGA與DSP芯片之間數(shù)據(jù)的實(shí)時(shí)通信至關(guān)重要。 TigerSHARC系列DSP芯片與外部進(jìn)行數(shù)據(jù)通信主要有兩種方式：總線方式和鏈路口方式。鏈
關(guān)鍵字： DSP FPGA

基于FPGA的自適應(yīng)均衡器算法實(shí)現(xiàn)

摘要：近年來，自適應(yīng)均衡技術(shù)在通信系統(tǒng)中的應(yīng)用日益廣泛，利用自適應(yīng)均衡技術(shù)在多徑環(huán)境中可以有效地提高數(shù)字接收機(jī)的性能。為了適應(yīng)寬帶數(shù)字接收機(jī)的高速率特點(diǎn)，本文闡述了自適應(yīng)均衡器的原理并對(duì)其進(jìn)行改進(jìn)。最后使用FPGA芯片和Verilog HDL設(shè)計(jì)實(shí)現(xiàn)了自適應(yīng)均衡器并仿真驗(yàn)證了新方法的有效性。信道均衡技術(shù)(Channel equalization)是指為了提高衰落信道中的通信系統(tǒng)的傳輸性能而采取的一種抗衰落措施。它主要是減小信道的多徑時(shí)延帶來的碼間串?dāng)_(ISI)問題。其原理是對(duì)信道或整個(gè)傳輸系統(tǒng)特性進(jìn)行
關(guān)鍵字： FPGA LMS

京微雅格率先推出國(guó)內(nèi)首款低功耗FPGA芯片

京微雅格的HR系列FPGA芯片已經(jīng)能夠提供EVB，并預(yù)計(jì)今年第三季度大規(guī)模量產(chǎn)，已成為世界上除美國(guó)外唯一自主研發(fā)并成功量產(chǎn)FPGA產(chǎn)品的公司。
關(guān)鍵字：京微雅格 FPGA

泰國(guó)拉警報(bào) 臺(tái)PCB廠營(yíng)運(yùn)出貨正常

泰國(guó)很聰明，加緊平定混亂，不僅是關(guān)乎政局，更關(guān)乎經(jīng)濟(jì)大局。沒有了穩(wěn)定的社會(huì)環(huán)境，不會(huì)有一家外企愿意投資。相比之下，越南似乎只有吃了虧，才開始反應(yīng)過來......
關(guān)鍵字：泰國(guó) PCB

在云端，還好嗎？

　　十四個(gè)月之前，我參加了一次Plunify的媒體沙龍活動(dòng)，寫了一篇名為《云時(shí)代才剛剛開始》的文章，談了一點(diǎn)我對(duì)把芯片設(shè)計(jì)結(jié)合云計(jì)算和對(duì)Plunify這家創(chuàng)業(yè)公司的看法。那時(shí)候，Plunify主推的業(yè)務(wù)是租用亞馬遜的服務(wù)器資源，搭建一個(gè)FPGA開發(fā)的云端平臺(tái)，讓設(shè)計(jì)公司可以把設(shè)計(jì)方案上傳到云端來仿真，以節(jié)省大量的時(shí)間，同時(shí)也避開了自建云的昂貴成本。　　一年過去了，我終于又有機(jī)會(huì)和Plunify做一次更加深入的交流，看看Plunify在中國(guó)大陸市場(chǎng)的深水里摸了一年石頭后，到底有沒有摸到魚?！　lunify
關(guān)鍵字： Plunify 云端 FPGA InTime

逐夢(mèng)十年賽靈思

　　時(shí)間都去哪了?當(dāng)公司全球上下熱烈慶祝成立30周年的時(shí)候，回首我在賽靈思竟然也已有十載。從上海到北京，從新天地到盤古大觀，從北京最開始幾個(gè)人的小辦事處到今天數(shù)十人數(shù)千規(guī)模的北京公司，我有幸見證了賽靈思在中國(guó)的巨大發(fā)展和變遷，但不變的是這份工作帶來的強(qiáng)大吸引力和提供給大家的實(shí)現(xiàn)夢(mèng)想的舞臺(tái)。　　賽靈思是我的第一份工作，一做就做了十年。很多周圍的同學(xué)朋友都已經(jīng)換了多家公司，也有很多在高校都成了學(xué)術(shù)帶頭人，教授，也不停地有獵頭和朋友追問我為什么不愿意動(dòng)一動(dòng)。我清楚我的執(zhí)著和堅(jiān)守來源于公司人性化和平等的
關(guān)鍵字：賽靈思 FPGA PAE

基于VHDL和QuartusⅡ的數(shù)字電子鐘設(shè)計(jì)與實(shí)現(xiàn)

摘要：采用FPGA進(jìn)行的數(shù)字電路設(shè)計(jì)具有更大的靈活性和通用性，已成為目前數(shù)字電路設(shè)計(jì)的主流方法之一。本文給出一種基于FPGA的數(shù)字鐘設(shè)計(jì)方案。該方案采用VHDL設(shè)計(jì)底層模塊，采用電路原理圖設(shè)計(jì)頂層系統(tǒng)。整個(gè)系統(tǒng)在QuartusⅡ開發(fā)平臺(tái)上完成設(shè)計(jì)、編譯和仿真，并在FPGA硬件實(shí)驗(yàn)箱上進(jìn)行測(cè)試。測(cè)試結(jié)果表明該設(shè)計(jì)方案切實(shí)可行。 EDA(Electronic Design Automation)又名電子設(shè)計(jì)自動(dòng)化，其基本特征是：以超大規(guī)?？删幊踢壿嬈骷?，如FPGA，為設(shè)計(jì)載體，以硬件描述語言，如VHDL，為
關(guān)鍵字： FPGA QuartusⅡ

PCB設(shè)備廠首季淡季獲利優(yōu)于上季

　　在印刷電路板廠今年恢復(fù)擴(kuò)廠動(dòng)能，相關(guān)設(shè)備廠首季傳統(tǒng)淡季獲利均優(yōu)于上季，揚(yáng)博科技(2493)昨(14)日公布每股稅后純益0.79元，創(chuàng)六季新高，看好訂單滿載到第3季底。　　志圣工業(yè)昨天也公布首季每股稅后純益0.33元，創(chuàng)三季新高。上市柜印刷電路板(PCB)相關(guān)設(shè)備廠第1季財(cái)報(bào)全數(shù)出爐，揚(yáng)博、大量、川寶獲利均優(yōu)于上季及去年同期。　　揚(yáng)博生產(chǎn)PCB濕制程設(shè)備，首季營(yíng)收雖低于去年同期，但毛利率重返30%，創(chuàng)九季新高，稅后純益8,994萬元，季增112.6%，年增10.6%。揚(yáng)博首季營(yíng)收5.28
關(guān)鍵字： PCB 面板

All Programmable平臺(tái)讓FPGA市場(chǎng)大有可為

曾有句話這樣說到：“當(dāng)你認(rèn)為設(shè)計(jì)完美的時(shí)候，不是因?yàn)闆]有什么可以加，而是你不能再去除什么?！边@話用在FPGA上是再合適不過了。從簡(jiǎn)單的邏輯集成到現(xiàn)在集成ARM核、DSP、模擬電路、存儲(chǔ)器等無所不包的系統(tǒng)級(jí)集成，從純硬件開發(fā)到可以用C、C++或System C來開發(fā)，從此前價(jià)格高昂到現(xiàn)在低成本低功耗，從工藝的跟隨到成為先進(jìn)工藝的引領(lǐng)和3D IC的成功，從傳統(tǒng)的通信、工業(yè)和軍工等應(yīng)用向消費(fèi)電子、醫(yī)療電子、汽車電子、嵌入式市場(chǎng)等擴(kuò)展，F(xiàn)PGA成為擴(kuò)充我們想像力的“先鋒”。
關(guān)鍵字：賽靈思 FPGA All Programmable