idp-lvds 文章進(jìn)入idp-lvds技術(shù)社區(qū)

合適數(shù)據(jù)轉(zhuǎn)換器選擇：JESD204B與LVDS技術(shù)對比

JESD204B接口是一個串行解串器鏈路規(guī)范，允許12.5Gbps的最大數(shù)據(jù)速率傳輸。使用高級工藝（例如65nm或更?。┑霓D(zhuǎn)換器支持該最大數(shù)據(jù)速率，還可提高電源效率。系統(tǒng)設(shè)計(jì)人員可充分利用該技術(shù)相對于低壓差分信號（LVDS）DDR的優(yōu)點(diǎn)
關(guān)鍵字：數(shù)據(jù)轉(zhuǎn)換器 JESD204B LVDS PHY模式

基于FPGA的通用網(wǎng)絡(luò)下載器硬件設(shè)計(jì)

摘要網(wǎng)絡(luò)下載器作為航天計(jì)算機(jī)地面檢測系統(tǒng)的重要組成部分，發(fā)揮著重要的作用。文中主要介紹了網(wǎng)絡(luò)下栽器的總體設(shè)計(jì)思路，給出了硬件模塊的設(shè)計(jì)原理圖。并在PCB設(shè)計(jì)中，對于LVDS接口、高速總線以及疊層的設(shè)計(jì)中給出
關(guān)鍵字： LVDS 通用下載器 FPGA

FPGA與ADC數(shù)字?jǐn)?shù)據(jù)輸出的接口及LVDS應(yīng)用訣竅

現(xiàn)場可編程門陣列(FPGA)與模數(shù)轉(zhuǎn)換器(ADC)輸出的接口是一項(xiàng)常見的工程設(shè)計(jì)挑戰(zhàn)。本文簡要介紹各種接口協(xié)議和標(biāo)準(zhǔn)，并提供有關(guān)在高速數(shù)據(jù)轉(zhuǎn)換器實(shí)現(xiàn)方案中使用LVDS的應(yīng)用訣竅和技巧。接口方式和標(biāo)準(zhǔn)現(xiàn)場可編程門陣列
關(guān)鍵字： FPGA ADC LVDS JESD204 接口方式

基于LVDS的超高速ADC數(shù)據(jù)接收設(shè)計(jì)

摘要：超高速ADC通常采用LVDS電平傳輸數(shù)據(jù)，高采樣率使輸出數(shù)據(jù)速率很高，達(dá)到百兆至吉赫茲量級，如何正確接收高速LVDS數(shù)據(jù)成為一個難點(diǎn)。本文以ADS42LB69芯片的數(shù)據(jù)接收為例，從信號傳輸和數(shù)據(jù)解碼兩方面，詳述了實(shí)
關(guān)鍵字： LVDS ADC數(shù)據(jù)接收信號完整性FPGA

信號邏輯電平標(biāo)準(zhǔn)詳解

　　信號的邏輯電平經(jīng)歷了從單端信號到差分信號、從低速信號到高速信號的發(fā)展過程。最基本的單端信號邏輯電平為CMOS、TTL，在此基礎(chǔ)上隨著電壓擺幅的降低，出現(xiàn)LVCMOS、LVTTL等邏輯電平，隨著信號速率的提升又出現(xiàn)ECL、PECL、LVPECL、LVDS、CML等差分信號邏輯電平。　　1.信號邏輯電平參數(shù)概念定義　　邏輯電平是指數(shù)字信號電壓的高、低電平，相關(guān)參數(shù)定義如下：　　(1)輸入高電平門限Vih：保證邏輯門的輸入為高電平時所允許的最小輸入高電平，當(dāng)輸入電平高于Vih時，則認(rèn)為輸入電平為
關(guān)鍵字：邏輯電平 LVDS

嵌入式linux新手入門手記-修改kernel支持1024x768顯示屏

　　我的顯示屏是1024x768像素的TFT-LCD顯示屏，LVDS輸入，3路差分?jǐn)?shù)據(jù)，1路差分時鐘。　　LCD是RGB565模式。kernel之前已經(jīng)能夠驅(qū)動一個7寸的屏幕工作，所以顯示部分的修改不是很多。　　修改源程序，增加對使用的LCD的支持。　　修改/arch/arm/mach-omap2/board-am335xevm.c和/drivers/video/da8xx-fb.c，增加對LCD的支持，主要是修改幾個數(shù)據(jù)結(jié)構(gòu)。修改board-am335xevm.c的disp_panel，lc
關(guān)鍵字： LCD LVDS

千兆采樣ADC確保直接RF變頻

　　隨著模數(shù)轉(zhuǎn)換器(ADC)的設(shè)計(jì)與架構(gòu)繼續(xù)采用尺寸更小的過程節(jié)點(diǎn)，一種新的千兆赫ADC產(chǎn)品應(yīng)運(yùn)而生。能以千兆赫速率或更高速率進(jìn)行直接RF采樣且不產(chǎn)生交織偽像的ADC為通信系統(tǒng)、儀器儀表和雷達(dá)應(yīng)用的直接RF數(shù)字化帶來了全新的系統(tǒng)解決方案。　　最先進(jìn)的寬帶ADC技術(shù)可以實(shí)現(xiàn)直接RF采樣。就在不久前，唯一可運(yùn)行在GSPS (Gsample/s)下的單芯片ADC架構(gòu)是分辨率為6位或8位的Flash轉(zhuǎn)換器。這些器件能耗極高，且通常無法提供超過7位的有效位數(shù)(ENOB)，這是由于Flash架構(gòu)的幾何尺寸與功耗限
關(guān)鍵字： ADC RF 轉(zhuǎn)換器 LVDS FPGA

選擇合適的轉(zhuǎn)換器：JESD204B與LVDS對比

　　1 為不同應(yīng)用提供不同選擇　　對于數(shù)據(jù)轉(zhuǎn)換器的高速串行傳輸，不同的應(yīng)用有不同的選擇。十多年來，數(shù)據(jù)轉(zhuǎn)換器制造商一直選擇LVDS作為主要差分信號技術(shù)。盡管有些LVDS應(yīng)用可使用更高的數(shù)據(jù)速率，但目前該市場上的轉(zhuǎn)換器廠商可提供的最大LVDS數(shù)據(jù)速率仍然為0.8至1 Gbps。LVDS技術(shù)一直難以滿足轉(zhuǎn)換器的帶寬要求。LVDS受TIA/EIA 644A規(guī)范控制，這是一項(xiàng)LVDS核心制造商的行業(yè)標(biāo)準(zhǔn)。該規(guī)范可作為設(shè)計(jì)人員的最佳實(shí)踐指南，提高不同廠商的LVDS發(fā)送器及接收器兼容性。同樣，沒有完全遵守LVDS
關(guān)鍵字： JESD204B LVDS 轉(zhuǎn)換器 FPGA PHY

定時解決方案專業(yè)廠商 ECS Inc.成立35年周年慶典

　　設(shè)計(jì)和制造硅基定時器件和頻率控制產(chǎn)品的全球創(chuàng)新領(lǐng)導(dǎo)廠商ECS Inc. International欣然宣布2015年慶祝企業(yè)運(yùn)營35周年。　　ECS Inc.主席兼首席執(zhí)行官Brad Slatten表示：“回顧以往成就，我們感到十分自豪。ECS公司擁有朝氣蓬勃的團(tuán)隊(duì)合作、持續(xù)不斷的產(chǎn)品開發(fā)，與客戶合作并在最短時間內(nèi)為其提供合適定時解決方案的決心，所有這些努力均已帶來了回報(bào)，使得ECS公司成功地在這個競爭極為激烈的行業(yè)中立足35年。” 　　ECS Inc.的35年周年慶典恰
關(guān)鍵字： ECS LVDS

ECS Inc. International在德國慕尼黑電子展上展示世界領(lǐng)先的ECSpressCON時鐘器件

　　設(shè)計(jì)和制造硅基頻率控制產(chǎn)品的全球創(chuàng)新領(lǐng)導(dǎo)廠商ECS Inc. International將于11月參展德國慕尼黑電子展 (electronica Munich) 展示世界領(lǐng)先的全系列時鐘器件產(chǎn)品，包括世界上功能最強(qiáng)大的先進(jìn)ECSpressCON™系列可配置振蕩器產(chǎn)品。ECS公司將在慕尼黑國際展覽中心(Messe München) 6號展廳255號展臺展示多個產(chǎn)品系列，歡迎大家參觀并與公司代表接洽，了解ECS的解決方案如何滿足您的時鐘器件需求。　　突破性ECSpressCON可
關(guān)鍵字： ECS 振蕩器 LVDS

基于LVDS的高速圖像數(shù)據(jù)存儲器的設(shè)計(jì)與實(shí)現(xiàn)

　　采集數(shù)據(jù)的有效傳輸和存儲轉(zhuǎn)發(fā)技術(shù)的發(fā)展保證了數(shù)字圖像在現(xiàn)實(shí)中廣泛應(yīng)用。如今，從多媒體通信領(lǐng)域的遠(yuǎn)程教育、圖像監(jiān)視到醫(yī)學(xué)上的遠(yuǎn)程會診，都和數(shù)據(jù)的有效傳輸及存儲轉(zhuǎn)發(fā)技術(shù)息息相關(guān)。在國防工業(yè)領(lǐng)域，圖像數(shù)據(jù)的采集存儲和連續(xù)有效轉(zhuǎn)發(fā)也起著巨大的作用，航空遙感圖像和衛(wèi)星遙感圖像的處理加工，電視制導(dǎo)中數(shù)據(jù)視頻圖像的傳輸，都離不開圖像傳輸存儲技術(shù)。本文設(shè)計(jì)的基于Flash的高速大容量固態(tài)數(shù)據(jù)存儲器，采用了基于LVDS的數(shù)據(jù)傳輸方式傳輸兩路高速圖像數(shù)據(jù)，實(shí)現(xiàn)圖像數(shù)據(jù)的高速實(shí)時存儲。不僅具有處理速度快、設(shè)計(jì)靈活性高等特點(diǎn)
關(guān)鍵字： LVDS 數(shù)據(jù)存儲器 FPGA

TI推出25至160MSPS的業(yè)界最低功耗模數(shù)轉(zhuǎn)換器系列可為工業(yè)設(shè)計(jì)節(jié)能

　　日前，德州儀器 (TI) 宣布推出可提供具備業(yè)界最佳功耗性能比的最新系列小型引腳兼容模數(shù)轉(zhuǎn)換器 (ADC)，這進(jìn)一步壯大了 TI 數(shù)據(jù)轉(zhuǎn)換器產(chǎn)品陣營。該 ADC3k系列包括速度高達(dá) 160MSPS 的12位與14位選項(xiàng)，提供雙通道或4通道以及LVDS或JESD204B接口版本。這些器件支持-40C到85C的寬泛工業(yè)環(huán)境溫度，不僅適用于電機(jī)控制、醫(yī)療影像與便攜式測量測試等工業(yè)應(yīng)用，而且也適合軟件定義無線電與MIMO通信等應(yīng)用。如欲了解有關(guān)ADC3K系列的更多詳情，敬請?jiān)L問：www.ti.com.cn/a
關(guān)鍵字： TI 模數(shù)轉(zhuǎn)換器 LVDS

基于FPGA的數(shù)字核脈沖分析器硬件設(shè)計(jì)

　　國內(nèi)譜儀技術(shù)多年來一直停留在模擬技術(shù)水平上，數(shù)字化能譜測量技術(shù)仍處于方法研究階段。為了滿足不斷增長的高性能能譜儀需求，迫切需要研制一種數(shù)字化γ能譜儀。通過核脈沖分析儀顯示在顯示器上的核能譜幫助人們了解核物質(zhì)的放射性的程度。　　1數(shù)字多道分析儀的優(yōu)勢　　國內(nèi)很大一部分學(xué)者采用核譜儀模擬電路的方式實(shí)現(xiàn)脈沖堆積的處理。由于整個過程都是由模擬電路來實(shí)現(xiàn)，所以一直受到多種不利因素的困擾：模擬濾波成形電路有限的處理能力達(dá)不到最佳濾波的要求;模擬系統(tǒng)在高計(jì)數(shù)率下能量分辨率顯著下降，脈沖通過率低;
關(guān)鍵字： FPGA 數(shù)字核脈沖分析器 LVDS/RS 485

基于LVDS的高速圖像數(shù)據(jù)存儲器的設(shè)計(jì)與實(shí)現(xiàn)

電子產(chǎn)品世界,為電子工程師提供全面的電子產(chǎn)品信息和行業(yè)解決方案,是電子工程師的技術(shù)中心和交流中心,是電子產(chǎn)品的市場中心,EEPW 20年的品牌歷史,是電子工程師的網(wǎng)絡(luò)家園
關(guān)鍵字： LVDS FPGA Flash

一種通用的FPGA網(wǎng)絡(luò)下載器硬件設(shè)計(jì)

　　摘要網(wǎng)絡(luò)下載器作為航天計(jì)算機(jī)地面檢測系統(tǒng)的重要組成部分，發(fā)揮著重要的作用。文中主要介紹了網(wǎng)絡(luò)下栽器的總體設(shè)計(jì)思路，給出了硬件模塊的設(shè)計(jì)原理圖。并在PCB設(shè)計(jì)中，對于LVDS接口、高速總線以及疊層的設(shè)計(jì)中給出了應(yīng)用參考，保證了系統(tǒng)硬件的可靠性，且在實(shí)際應(yīng)用中取得了穩(wěn)定的性能表現(xiàn)。　　關(guān)鍵詞 LVDS;通用下載器;FPGA 　　隨著航天技術(shù)的發(fā)展，地面檢測設(shè)備作為大系統(tǒng)的重要組成部分，發(fā)揮著重要作用。通用下載器作為測試指令和測試數(shù)據(jù)上傳下發(fā)的重要通道，其可靠性和穩(wěn)定性備受關(guān)注，本文介紹了通用下載器
關(guān)鍵字： LVDS 通用下載器 FPGA