ise 文章進(jìn)入ise技術(shù)社區(qū)

ISim你不得不知的技巧

安裝好ISE，系統(tǒng)已經(jīng)自帶了ISim仿真軟件，相比于專(zhuān)業(yè)的仿真軟件Modelsim，ISim是免費(fèi)的，不用編譯庫(kù)，小型設(shè)計(jì)仿真速度較快，對(duì)于輕量級(jí)的設(shè)計(jì)應(yīng)該是完全足夠的。Modelsim作為專(zhuān)業(yè)的仿真軟件，具備了ISim的所有功能，同時(shí)還具備了ISim不具備的功能比如波形顯示，任意添加中間變量到波形圖中，數(shù)據(jù)導(dǎo)出等。
關(guān)鍵字： Xilinx ISim ISE 自帶仿真波形文件

ISE入門(mén)三部曲

本著方便后來(lái)人，不用那么苦逼的去看英文資料，可以更快的入門(mén)，同時(shí)也為了這接近一年的時(shí)間天天寫(xiě)Verilog作結(jié)，馬上就要去上一年課了，不用再寫(xiě)代碼，也不用再熬夜咯。為了方便闡述，以一個(gè)簡(jiǎn)單的8路選擇器作為例子。
關(guān)鍵字： ISE 8路選擇器 Verilog 工程建立入門(mén) 常見(jiàn)錯(cuò)誤

基于ISE設(shè)計(jì)提供低功耗FPGA解決方案

從Xilinx公司推出FPGA二十多年來(lái)，研發(fā)工作大大提高了FPGA的速度和面積效率，縮小了FPGA與ASIC之間的差距，使FPGA成為實(shí)現(xiàn)數(shù)字電路的優(yōu)選平臺(tái)。今天，功耗日益成為FPGA供應(yīng)商及其客戶(hù)關(guān)注的問(wèn)題。降低FPGA功耗是降低
關(guān)鍵字： FPGA ISE 低功耗方案

健康監(jiān)控紋身貼：移動(dòng)醫(yī)療新玩法

　　說(shuō)到紋身不少人就會(huì)將其和“不良少年”聯(lián)系到一起，對(duì)于很多家長(zhǎng)來(lái)說(shuō)也是強(qiáng)烈反對(duì)自己的孩子做紋身，不過(guò)相信下面介紹的這款紋身貼也許會(huì)改變你對(duì)紋身的看法：這個(gè)“臨時(shí)紋身貼”(Temporary Tattoo)中內(nèi)置了一個(gè)健康監(jiān)控傳感器，它可以測(cè)量并監(jiān)控你的皮膚的pH值，當(dāng)你因?yàn)閴毫^(guò)大而產(chǎn)生新陳代謝反應(yīng)時(shí)傳感器就會(huì)將檢測(cè)到的數(shù)據(jù)自動(dòng)發(fā)送給你的醫(yī)生。 ? 　　這個(gè)紋身貼看起來(lái)像是小朋友在商店中購(gòu)買(mǎi)的藍(lán)色的笑臉糖果，只不過(guò)這個(gè)糖果中包含有離子選擇性電
關(guān)鍵字：多倫多大學(xué) 傳感器 ISE

降低FPGA功耗的設(shè)計(jì)技巧和ISE功能分析工具

新一代FPGA的速度變得越來(lái)越快，密度變得越來(lái)越高，邏輯資源也越來(lái)越多。那么如何才能確保功耗不隨這些一起增加呢?很多設(shè)計(jì)抉擇可以影響系統(tǒng)的功耗，這些抉擇包括從顯見(jiàn)的器件選擇到細(xì)小的基于使用頻率的狀態(tài)機(jī)值的選
關(guān)鍵字： FPGA ISE 功耗分析

賽靈思發(fā)布ISE 13.4 設(shè)計(jì)套件

全球可編程平臺(tái)領(lǐng)導(dǎo)廠(chǎng)商賽靈思公司 (Xilinx, Inc. (NASDAQ:XLNX) )今天宣布推出 ISE? 13.4設(shè)計(jì)套件。該設(shè)計(jì)套件可提供對(duì) MicroBlaze? 微控制器系統(tǒng) (MCS) 的公共訪(fǎng)問(wèn)功能、面向 28nm 7 系列 FPGA 的全新 RX 裕量分析和調(diào)試功能，以及支持面向 Artix?-7 系列和 Virtex?-7 XT 器件的部分可重配置功能。
關(guān)鍵字： Xilinx FPGA ISE 13.4

賽靈思推出具有全新功能的ISE 13.3設(shè)計(jì)套件

全球可編程平臺(tái)領(lǐng)導(dǎo)廠(chǎng)商賽靈思公司 (Xilinx, Inc.)近日宣布推出具有全新功能的 ISE 13.3 設(shè)計(jì)套件，可幫助 DSP 設(shè)計(jì)人員在面向無(wú)線(xiàn)、醫(yī)療、航空航天與軍用、高性能計(jì)算和視頻應(yīng)用的設(shè)計(jì)中輕松實(shí)現(xiàn)具備比特精度的單精度、雙精度、完全定制精度浮點(diǎn)數(shù)學(xué)運(yùn)算。
關(guān)鍵字：賽靈思 DSP ISE 13.3

賽靈思推出ISE 12.3設(shè)計(jì)套件，引入AMBA 4 AXI4 IP 核

　　ISE12.3增強(qiáng)PlanAhead 設(shè)計(jì)與分析控制臺(tái)，并進(jìn)一步優(yōu)化功耗，標(biāo)志著支持 AXI4 接口IP的推出，和即插即用FPGA 設(shè)計(jì)的實(shí)現(xiàn) 　　賽靈思公司（Xilinx, Inc. ）宣布推出 ISE® 12.3設(shè)計(jì)套件，這標(biāo)志著這個(gè)FPGA 行業(yè)領(lǐng)導(dǎo)者針對(duì)片上系統(tǒng)設(shè)計(jì)的互聯(lián)功能模塊，開(kāi)始推出滿(mǎn)足AMBA® 4 AXI4 規(guī)范的IP核，以及用于提高生產(chǎn)力的 PlanAhead™ 設(shè)計(jì)和分析控制臺(tái)，同時(shí)還推出了用于降低了Spartan®-6 FPG
關(guān)鍵字： Xilinx FPGA ISE

基于點(diǎn)判決域的多模盲均衡算法及其FPGA實(shí)現(xiàn)

摘要：恒模算法無(wú)法克服信號(hào)的相位失真問(wèn)題，且穩(wěn)態(tài)誤差大；修正恒模算法可以恢復(fù)信號(hào)相位，但均衡器收斂后，穩(wěn)態(tài)...
關(guān)鍵字： FPGA ISE 恒模算法修正恒模算法多模算法 Xilinx

讓“您”居于FPGA的用戶(hù)專(zhuān)用設(shè)計(jì)環(huán)境中

作為一個(gè)負(fù)責(zé)FPGA企業(yè)市場(chǎng)營(yíng)銷(xiāo)團(tuán)隊(duì)工作的人，我不得不說(shuō)，由于在工藝技術(shù)方面的顯著成就以及硅芯片設(shè)計(jì)領(lǐng)域的...
關(guān)鍵字： FPGA ChipDesign ISE

Xilinx宣布推出 ISE 設(shè)計(jì)套件11.3 版本軟件

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠(chǎng)商賽靈思公司 (Xilinx, Inc. ) 日前宣布推出 ISE® 設(shè)計(jì)套件11.3 版本軟件，為Virtex®-6 HXT FPGA 設(shè)計(jì)提供支持。Virtex®-6 HXT FPGA 專(zhuān)為40G/100G 有線(xiàn)通信和數(shù)據(jù)通信而優(yōu)化，為超高帶寬系統(tǒng)的設(shè)計(jì)人員提供線(xiàn)速超過(guò) 11Gbps的串行接口技術(shù)。ISE 設(shè)計(jì)套件 11.3 版本的推出，使設(shè)計(jì)人員得以利用涵蓋整個(gè)主流、高端以及超高端串行設(shè)計(jì)應(yīng)用的所有連接領(lǐng)域內(nèi)帶有串行收發(fā)器的 FPGA產(chǎn)品。
關(guān)鍵字： Xilinx Virtex ISE 設(shè)計(jì)套件

賽靈思宣布Virtex-6 FPGA系列兼容PCI Express 2.0標(biāo)準(zhǔn)

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠(chǎng)商賽靈思公司今天宣布其最新一代Virtex®-6 FPGA系列兼容PCI Express® 2.0標(biāo)準(zhǔn)，與前一代產(chǎn)品系列相比功耗降低50%，與競(jìng)爭(zhēng)產(chǎn)品相比性能提高15%。在Virtex-6 FPGA中集成的第二代PCIe®模塊已經(jīng)通過(guò)了1-8通道配置的PCI-SIG PCI Express 2.0版本兼容性與互操作性測(cè)試，進(jìn)一步豐富了賽靈思及其支持廣泛采用的串行互連標(biāo)準(zhǔn)的聯(lián)盟成員的設(shè)計(jì)資源。這一重大的里程碑事件有望加速高帶寬PCIe 2.0系統(tǒng)在通信
關(guān)鍵字： Xilinx Virtex FPGA ISE

常見(jiàn)問(wèn)答：關(guān)于ISE設(shè)計(jì)套件11.1

1)賽靈思今天將宣布推出何種產(chǎn)品？推出業(yè)界領(lǐng)先的FPGA設(shè)計(jì)環(huán)境的最新版ISE?設(shè)計(jì)套件11.1(ISE?Design...
關(guān)鍵字： FPGA ISE 賽靈思

賽靈思交付行業(yè)首個(gè)目標(biāo)設(shè)計(jì)平臺(tái)

　　全球可編程邏輯解決方案領(lǐng)導(dǎo)廠(chǎng)商賽靈思公司(Xilinx, Inc. )今天宣布，致力于加速基于Virtex?-6 和 Spartan?-6 現(xiàn)場(chǎng)可編程門(mén)陣列 (FPGA) 片上系統(tǒng) (SoC) 解決方案開(kāi)發(fā)的賽靈思基礎(chǔ)目標(biāo)設(shè)計(jì)平臺(tái)隆重推出。這款基礎(chǔ)級(jí)目標(biāo)設(shè)計(jì)平臺(tái)在完全集成的評(píng)估套件中融合了 ISE? 設(shè)計(jì)套件 11.2版本、擴(kuò)展的IP系列以及面向Virtex-6或Spartan-6 FPGA的預(yù)驗(yàn)證參考設(shè)計(jì)，可幫助設(shè)計(jì)團(tuán)隊(duì)大幅縮短開(kāi)發(fā)時(shí)間，從而集中工程設(shè)計(jì)資源以提高產(chǎn)品差異化。
關(guān)鍵字： Xilinx Virtex Spartan FPGA SoC ISE