verilog-xl 文章進(jìn)入verilog-xl技術(shù)社區(qū)

XL4001 XL4002 XL4102 XL4101 典型應(yīng)用電路

XL4001 典型應(yīng)用電路XL4002 典型應(yīng)用電路XL4102典型應(yīng)用電路XL4101 典型應(yīng)用電路
關(guān)鍵字： XL 4001 4002 4102

基于Verilog的順序狀態(tài)邏輯FSM的設(shè)計(jì)與仿真

基于Verilog的順序狀態(tài)邏輯FSM的設(shè)計(jì)與仿真,　硬件描述語言Verilog為數(shù)字系統(tǒng)設(shè)計(jì)人員提供了一種在廣泛抽象層次上描述數(shù)字系統(tǒng)的方式，同時(shí)，為計(jì)算機(jī)輔助設(shè)計(jì)工具在工程設(shè)計(jì)中的應(yīng)用提供了方法。該語言支持早期的行為結(jié)構(gòu)設(shè)計(jì)的概念，以及其后層次化結(jié)構(gòu)設(shè)計(jì)的
關(guān)鍵字： FSM 設(shè)計(jì) 仿真邏輯狀態(tài) Verilog 順序基于

H.264／AVC中量化的Verilog實(shí)現(xiàn)

介紹了H.264的量化算法，并用Modelsim進(jìn)行了仿真，結(jié)果與理論完全一致。分析了在FPGA開發(fā)板上的資源的消耗。由此可知，完全可以用FPGA實(shí)現(xiàn)H.264的量化。
關(guān)鍵字： Verilog 264 AVC

基于FPGA和DDS的信號源設(shè)計(jì)

基于FPGA和DDS的信號源設(shè)計(jì),1 引言
直接數(shù)字頻率合成DDS(Direct Digital Synthesizer)是基于奈奎斯特抽樣定理理論和現(xiàn)代器件生產(chǎn)技術(shù)發(fā)展的一種新的頻率合成技術(shù)。與第二代基于鎖相環(huán)頻率合成技術(shù)相比，DDS具有頻率切換時(shí)間短、頻率分辨率
關(guān)鍵字：設(shè)計(jì) 信號源 DDS FPGA 基于 FPGA，DDS，Verilog HDL

H.264/AVC中量化的Verilog方法介紹及實(shí)現(xiàn)

0引言H.264作為新一代的視頻壓縮標(biāo)準(zhǔn)，是由ITU-T的視頻編碼專家組和ISO／IEC的MPEG(運(yùn)動圖像編碼...
關(guān)鍵字： H.264 AVC Verilog 可編程邏輯

ChipDesign ISE 11 設(shè)計(jì)工具視點(diǎn)

　　作為一個(gè)負(fù)責(zé)FPGA 企業(yè)市場營銷團(tuán)隊(duì)工作的人，我不得不說，由于在工藝技術(shù)方面的顯著成就以及硅芯片設(shè)計(jì)領(lǐng)域的獨(dú)創(chuàng)性，F(xiàn)PGA 正不斷實(shí)現(xiàn)其支持片上系統(tǒng)設(shè)計(jì)的承諾。隨著每一代新產(chǎn)品的推出，F(xiàn)PGA 在系統(tǒng)中具有越來來越多的功能，可作為協(xié)處理器、DSP 引擎以及通信平臺等，在某些應(yīng)用領(lǐng)域甚至還可用作完整的片上系統(tǒng)。　　因此，在摩爾定律的作用下，F(xiàn)PGA 產(chǎn)業(yè)的門數(shù)量不斷增加，性能與專門功能逐漸加強(qiáng)，使得 FPGA 在電子系統(tǒng)領(lǐng)域能夠取代此前只有 ASIC 和 ASSP 才能發(fā)揮的作用。不過，說到底，F(xiàn)
關(guān)鍵字： xilinx FPGA VHDL Verilog

基于Verilog HDL的DDS設(shè)計(jì)與仿真

直接數(shù)字頻率合成技術(shù)(Direct Digital Synthesize，DDS)是繼直接頻率合成技術(shù)和鎖相式頻率合成技術(shù)之后的第三代頻率合成技術(shù)。它采用全數(shù)字技術(shù)，并從相位角度出發(fā)進(jìn)行頻率合成。隨著微電子技術(shù)和數(shù)字集成電路的飛速
關(guān)鍵字： Verilog HDL DDS 仿真

泰科電子推出Multi-Beam XLE連接器

　　全球全球領(lǐng)先的電子組件供應(yīng)商泰科電子近日宣布推出全新MULTI-BEAM XLE連接器產(chǎn)品。作為泰科電子備受市場認(rèn)可的MULTI-BEAM XL配電連接器的增強(qiáng)版，新產(chǎn)品的負(fù)載電流較標(biāo)準(zhǔn)型MULTI-BEAM XL配電連接器提升20%以上，而耐用度更是其他同類產(chǎn)品的兩倍之多。原有MULTI-BEAM XL產(chǎn)品負(fù)載電流為35安培，而新型連接器的每個(gè)觸點(diǎn)可負(fù)載高達(dá)50安培的電流。MULTI-BEAM XLE的觸點(diǎn)設(shè)計(jì)采用直角型垂直PCB插頭，以及線纜基座式插頭。此外，此款新型連接器還可提供20安培&ldq
關(guān)鍵字：泰科連接器 MULTI-BEAM XL

基于Verilog HDL數(shù)字電位器ADN2850的串口控制

摘要：數(shù)字電位器由于可調(diào)精度高，更穩(wěn)定，定位更準(zhǔn)確，操作更方便，數(shù)據(jù)可長期保存和隨時(shí)刷新等優(yōu)點(diǎn)，在某些場合具有模擬電位器不可比擬的優(yōu)勢。論述對數(shù)字電位器ADN2850的一種方便的控制方法，通過計(jì)算機(jī)上的串口直
關(guān)鍵字：串口控制 ADN2850 數(shù)字電位器 Verilog HDL 基于

首屆中國開源IP核標(biāo)準(zhǔn)化設(shè)計(jì)競賽啟動

　　在工信部電子信息司的指導(dǎo)下，工業(yè)和信息化部軟件與集成電路促進(jìn)中心(CSIP )聯(lián)合集成電路IP核標(biāo)準(zhǔn)工作組，現(xiàn)面向全國集成電路設(shè)計(jì)企業(yè)工程師、科研院所及高校師生，舉辦2009年“首屆中國開源IP核標(biāo)準(zhǔn)化設(shè)計(jì)競賽”，競賽報(bào)名工作已于6月3日啟動。報(bào)名及詳情咨詢可登錄競賽官方網(wǎng)站 http://www.ipmall.org.cn了解。據(jù)悉本次競賽獲獎(jiǎng)?wù)呖煞謩e獲得現(xiàn)金1萬元、5千元等獎(jiǎng)勵(lì)，針對學(xué)生參賽者有機(jī)會獲得到IBM中國芯片設(shè)計(jì)中心實(shí)習(xí)的機(jī)會! 　　參賽者可以個(gè)人或團(tuán)隊(duì)(不高于
關(guān)鍵字： CSIP VHDL Verilog

基于Verilog計(jì)算精度可調(diào)的整數(shù)除法器的設(shè)計(jì)

0 引言
除法器是電子技術(shù)領(lǐng)域的基礎(chǔ)模塊，在電子電路設(shè)計(jì)中得到廣泛應(yīng)用。目前，實(shí)現(xiàn)除法器的方法有硬件實(shí)現(xiàn)和軟件實(shí)現(xiàn)兩種方法。硬件實(shí)現(xiàn)的方法主要是以硬件的消耗為代價(jià)，從而有實(shí)現(xiàn)速度快的特點(diǎn)。用硬件的方
關(guān)鍵字： Verilog 計(jì)算精度可調(diào) 整數(shù)除法器

基于Verilog的FPGA與USB 2．0高速接口設(shè)計(jì)

0 引言
USB(通用串行總線)是英特爾、微軟、IBM、康柏等公司1994年聯(lián)合制定的一種通用串行總線規(guī)范，它具有數(shù)據(jù)傳輸速度快，成本低，可靠性高，支持即插即用和熱插拔等優(yōu)點(diǎn)，迅速得到廣泛應(yīng)用。
在高速的數(shù)
關(guān)鍵字： Verilog FPGA USB 高速接口

基于神經(jīng)網(wǎng)絡(luò)電機(jī) 速度控制器的SOPC系統(tǒng)

針對機(jī)器人伺服控制系統(tǒng)高速度、高精度的要求，介紹一種全數(shù)字化的基于神經(jīng)網(wǎng)絡(luò)控制的直流電機(jī)速度伺服控制系統(tǒng)的設(shè)計(jì)方案。速度控制器采用BP網(wǎng)絡(luò)參數(shù)辨識自適應(yīng)控制，并將其在FPGA進(jìn)行硬件實(shí)現(xiàn)；同時(shí)用Nios II軟核處理器作為上位機(jī)，構(gòu)成一個(gè)完整的速度伺服控制器的片上可編程系統(tǒng)(SOPC)。實(shí)驗(yàn)結(jié)果表明，該控制系統(tǒng)具有較高的控制精度、較好的穩(wěn)定性和靈活性。
關(guān)鍵字： SOPC 系統(tǒng) 控制器速度神經(jīng)網(wǎng)絡(luò) 電機(jī) 基于神經(jīng)網(wǎng)絡(luò) 伺服控制現(xiàn)場可編程門陣列 Verilog HDL

基于Verilog的順序狀態(tài)邏輯FSM設(shè)計(jì)與仿真

硬件描述語言Verilog為數(shù)字系統(tǒng)設(shè)計(jì)人員提供了一種在廣泛抽象層次上描述數(shù)字系統(tǒng)的方式，同時(shí)，為計(jì)算機(jī)輔助設(shè)...
關(guān)鍵字：狀態(tài)寄存器設(shè)計(jì)與仿真 Verilog 邏輯綜合 FSM 綜合庫設(shè)計(jì)要求時(shí)鐘周期層次化結(jié)構(gòu) 狀態(tài)機(jī)

基于Verilog-HDL的軸承振動噪聲電壓峰值檢測

引言　　在軸承生產(chǎn)行業(yè)中，軸承振動噪聲的峰值檢測是一項(xiàng)重要的指標(biāo)。以往，該檢測都是采用傳統(tǒng)的模擬電路方法，很難做到1：1地捕捉和保持較窄的隨機(jī)波形的最大正峰值。本文敘述了基于Verilog-HDL與高速A/D轉(zhuǎn)換器相結(jié)合所實(shí)現(xiàn)的快速軸承噪聲檢測方法。　　1 振動噪聲電壓峰值檢測方案的確定　　1.1 軸承振動噪聲的產(chǎn)生及檢測　　圖1是軸承振動噪聲電壓峰值檢測系統(tǒng)的示意圖。由于加工設(shè)備、技術(shù)、環(huán)境等因素的影響，生產(chǎn)的軸承都程度不同地帶有傷疤。圖1中，假設(shè)某待測軸承有一處傷疤。由于傷痕的存在，軸
關(guān)鍵字： Verilog 軸承振動噪聲電壓峰值檢測