verilog-xl 文章 進入verilog-xl技術(shù)社區(qū)
基于Verilog語言的等精度頻率計設(shè)計

- 引言 傳統(tǒng)測量頻率的方法主要有直接測量法、分頻測量法、測周法等,這些方法往往只適用于測量一段頻率,當(dāng)被測信號的頻率發(fā)生變化時,測量的精度就會下降。本文提出一種基于等精度原理的測量頻率的方法,在整個頻率測量過程中都能達到相同的測量精度,而與被測信號的頻率變化無關(guān)。本文利用FPGA(現(xiàn)場可編程門陣列)的高速數(shù)據(jù)處理能力,實現(xiàn)對被測信號的測量計數(shù);利用單片機的運算和控制能力,實現(xiàn)對頻率、周期、脈沖寬度的計算及顯示?! 〉染葴y量原理等精度測量的一個最大特點是測量的實際門控時間不是一個固定值,而
- 關(guān)鍵字: Verilog FPGA
基于Verilog FPGA 流水燈設(shè)計

- 1 功能概述 流水廣告燈主要應(yīng)用于LED燈光控制。通過程序控制LED的亮和滅, 多個LED燈組成一個陣列,依次逐個點亮的時候像流水一樣,所以叫流水燈。由于其形成美觀大方的視覺效果,因此廣泛應(yīng)用于店鋪招牌、廣告、大型建筑夜間裝飾、景觀裝飾等?! ≡贔PGA電路設(shè)計中,盡管流水燈的設(shè)計屬于比較簡單的入門級應(yīng)用,但是其運用到的方法,是FPGA設(shè)計中最核心和最常用部分之一,是FPGA設(shè)計必須牢固掌握的基礎(chǔ)知識。從這一步開始,形成良好的設(shè)計習(xí)慣,寫出整潔簡潔的代碼,對于FPGA設(shè)計師來說至
- 關(guān)鍵字: Verilog FPGA
用硬件描述語言設(shè)計復(fù)雜數(shù)字電路的優(yōu)點
- 以前的數(shù)字邏輯電路及系統(tǒng)的規(guī)模的比較小而且簡單,用電路原理圖輸入法基本足夠了。但是一般工程師需要手工布線,需要熟悉器件的內(nèi)部結(jié)構(gòu)和外部引線特點,才能達到設(shè)計要求,這個工作量和設(shè)計周期都不是我們能想象的。現(xiàn)在設(shè)計要求的時間和周期都很短,用原理圖這個方法顯然就不符合實際了。
- 關(guān)鍵字: Verilog HDL 虛擬接口聯(lián)盟
Verilog數(shù)據(jù)類型
- 線網(wǎng)類型。 net type 表示 Verilog 結(jié)構(gòu)化元件間的物理連線。它的值由驅(qū)動元件的值決定,例如連續(xù)賦值或門的輸出。如果沒有驅(qū)動元件連接到線網(wǎng),線網(wǎng)的缺省值為 z 。
- 關(guān)鍵字: Verilog 數(shù)據(jù)類型
Verilog HDL和VHDL的比較
- 這兩種語言都是用于數(shù)字電子系統(tǒng)設(shè)計的硬件描述語言,而且都已經(jīng)是 IEEE 的標(biāo)準(zhǔn)。 VHDL 1987 年成為標(biāo)準(zhǔn),而 Verilog 是 1995 年才成為標(biāo)準(zhǔn)的。這個是因為 VHDL 是美國軍方組織開發(fā)的,而 Verilog 是一個公司的私有財產(chǎn)轉(zhuǎn)化而來的。為什么 Verilog 能成為 IEEE 標(biāo)準(zhǔn)呢?它一定有其優(yōu)越性才行,所以說 Verilog 有更強的生命力。
- 關(guān)鍵字: Verilog VHDL HDL
Verilog串口通訊設(shè)計
- FPGA(Field Pmgrammable Gate Array)現(xiàn)場可編程門陣列在數(shù)字電路的設(shè)計中已經(jīng)被廣泛使用。這種設(shè)計方式可以將以前需要多塊集成芯片的電路設(shè)計到一塊大模塊可編程邏輯器件中,大大減少了電路板的尺寸,增強了系統(tǒng)的可靠性和設(shè)計的靈活性。本文詳細(xì)介紹了已在實際項目中應(yīng)用的基于FPGA的串口通訊設(shè)計。本設(shè)計分為硬件電路設(shè)計和軟件設(shè)計兩部分,最后用仿真驗證了程序設(shè)計的正確性。
- 關(guān)鍵字: Verilog 串口通訊 FPGA
基于FPGA實現(xiàn)CPCI數(shù)據(jù)通信
- 本文設(shè)計的系統(tǒng)采用PLX公司生產(chǎn)的CPCI協(xié)議轉(zhuǎn)換芯片PCI9054,通過Verilog HDL語言在FPGA中產(chǎn)生相應(yīng)的控制信號,完成對數(shù)據(jù)的快速讀寫,從而實現(xiàn)了與CPCI總線的高速數(shù)據(jù)通信。
- 關(guān)鍵字: CPCI協(xié)議轉(zhuǎn)換 Verilog FPGA
verilog-xl介紹
您好,目前還沒有人創(chuàng)建詞條verilog-xl!
歡迎您創(chuàng)建該詞條,闡述對verilog-xl的理解,并與今后在此搜索verilog-xl的朋友們分享。 創(chuàng)建詞條
歡迎您創(chuàng)建該詞條,闡述對verilog-xl的理解,并與今后在此搜索verilog-xl的朋友們分享。 創(chuàng)建詞條
熱門主題
關(guān)于我們 -
廣告服務(wù) -
企業(yè)會員服務(wù) -
網(wǎng)站地圖 -
聯(lián)系我們 -
征稿 -
友情鏈接 -
手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
京ICP備12027778號-2 北京市公安局備案:1101082052 京公網(wǎng)安備11010802012473
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
