首頁　 資訊　 商機(jī) 　 下載　 拆解 　 高校　 招聘 　 雜志　 會(huì)展　 EETV　 百科 　 問答　 電路圖　 工程師手冊(cè) 　 Datasheet　 100例 　 活動(dòng)中心　 E周刊閱讀 　 樣片申請(qǐng)
EEPW首頁 >> 主題列表 >> verilog-xl

ISE入門三部曲

  • 本著方便后來人，不用那么苦逼的去看英文資料，可以更快的入門，同時(shí)也為了這接近一年的時(shí)間天天寫Verilog作結(jié)，馬上就要去上一年課了，不用再寫代碼，也不用再熬夜咯。為了方便闡述，以一個(gè)簡(jiǎn)單的8路選擇器作為例子。
  • 關(guān)鍵字： ISE  8路選擇器  Verilog  工程建立  入門  常見錯(cuò)誤  

FPGA設(shè)計(jì)經(jīng)驗(yàn)談

  • 從大學(xué)時(shí)代第一次接觸FPGA至今已有10多年的時(shí)間。至今記得當(dāng)初第一次在EDA實(shí)驗(yàn)平臺(tái)上完成數(shù)字秒表，搶答器，密碼鎖等實(shí)驗(yàn)時(shí)，那個(gè)興奮勁。當(dāng)時(shí)由于沒有接觸到HDL硬件描述語言，設(shè)計(jì)都是在MAX+plus II原理圖環(huán)境下用74系列邏輯器件搭建起來的。
  • 關(guān)鍵字： FPGA  EDA  VHDL  Verilog  時(shí)鐘  IP核  

U盤SoC的設(shè)計(jì)與實(shí)現(xiàn)

  • 設(shè)計(jì)和實(shí)現(xiàn)了U盤SoC。本系統(tǒng)包括USB CORE和已驗(yàn)證過的CPU核、Nandflash、UDC_Control等模塊，模塊間通過總線進(jìn)行通信。其中USB CORE為本文設(shè)計(jì)的重點(diǎn)，用Verilog HDL語言實(shí)現(xiàn)，同時(shí)并為此設(shè)計(jì)搭建了功能完備的Modelsim仿真環(huán)境，進(jìn)行了仿真驗(yàn)證。
  • 關(guān)鍵字： U盤  片上系統(tǒng)  USB  Verilog HDL  

基于SATAII協(xié)議的CRC32并行算法的研究

  • 在介紹CRC校驗(yàn)原理和傳統(tǒng)CRC32串行比特算法的基礎(chǔ)上，由串行比特型算法推導(dǎo)出一種CRC32并行算法、并結(jié)合SATAⅡ協(xié)議的要求，完成了SATAⅡ主控制器設(shè)計(jì)中CRC生成與校驗(yàn)?zāi)K的設(shè)計(jì)。最后通過在ISE平臺(tái)上編寫Verilog硬件描述語言，對(duì)SATA協(xié)議中幀結(jié)構(gòu)數(shù)據(jù)進(jìn)行仿真，驗(yàn)證該CRC32并行算法能夠滿足SATA接口實(shí)時(shí)處理的要求。
  • 關(guān)鍵字： CRC32  并行算法  SATA  Verilog  

Verilog HDL語言在FPGA/CPLD開發(fā)中的應(yīng)用

  • 1 引言近30年來，由于微電子學(xué)和計(jì)算機(jī)科學(xué)的迅速發(fā)展，給EDA(電子設(shè)計(jì)自動(dòng)化)行業(yè)帶來了巨大的變化。特別是進(jìn)入20世紀(jì)90年代后，電子系統(tǒng)已經(jīng)從電路板級(jí)系統(tǒng)集成發(fā)展成為包括ASIC、FPGA和嵌入系統(tǒng)的多種模式。可以說
  • 關(guān)鍵字： Verilog  FPGA  CPLD  HDL    

Verilog按鍵消抖的理解

  • 按鍵在按下時(shí)會(huì)產(chǎn)生抖動(dòng)，釋放時(shí)也會(huì)產(chǎn)生抖動(dòng)，所以在設(shè)計(jì)鍵盤掃描程序時(shí)必須考慮按鍵的消抖，我們一般只考慮按下 ...
  • 關(guān)鍵字： Verilog  按鍵消抖  延時(shí)  

Verilog代碼命名六大黃金規(guī)則

  • Verilog代碼命名六大黃金規(guī)則,關(guān)于Verilog代碼中命名的六大黃金規(guī)則。　　1. 系統(tǒng)級(jí)信號(hào)的命名?！　∠到y(tǒng)級(jí)信號(hào)指復(fù)位信號(hào)，置位信號(hào)，時(shí)鐘信號(hào)等需要輸送到各個(gè)模塊的全局信號(hào)；系統(tǒng)信號(hào)以字符串Sys開頭?！　?. 低電平有效的信號(hào)后一律加下劃線
  • 關(guān)鍵字： 黃金  規(guī)則  六大  命名  代碼  Verilog  

基于串口通訊的Verilog設(shè)計(jì)

  • 1 串口通信基本特點(diǎn)隨著多微機(jī)系統(tǒng)的應(yīng)用和微機(jī)網(wǎng)絡(luò)的發(fā)展，通信功能越來越顯得重要。串行通信是在一根傳輸線上一位一位地傳送信息.這根線既作數(shù)據(jù)線又作聯(lián)絡(luò)線。串行通信作為一種主要的通信方式，由于所用的傳輸線少
  • 關(guān)鍵字： Verilog  串口通訊    

基于Verilog HDL語言的32X8 FIFO設(shè)計(jì)

  • 摘要:介紹了FIFO的基本概念、設(shè)計(jì)方法和步驟,采用了一種新穎的讀、寫地址寄存器和雙體存儲(chǔ)器的交替讀、寫機(jī)制,實(shí)現(xiàn)了FIFO的基本功能,同時(shí)使本32X8 FIFO擁有可同時(shí)讀、寫的能力,完全基于Verilog HDL語言實(shí)現(xiàn)了電路功能
  • 關(guān)鍵字： Verilog  32X8  FIFO  HDL    

基于Verilog HDL語言的CAN總線控制器設(shè)計(jì)及驗(yàn)證

  • 摘要：在此利用VerilogHDL設(shè)計(jì)了一款CAN總線控制器，首先根據(jù)協(xié)議把整個(gè)CAN總線控制器劃分為接口邏輯管理、寄...
  • 關(guān)鍵字： CAN總線  控制器  FPGA  Verilog  HDL  

Verilog HDL設(shè)計(jì)自動(dòng)數(shù)據(jù)采集系統(tǒng)

  • 隨著數(shù)字時(shí)代的到來，數(shù)字技術(shù)的應(yīng)用已經(jīng)滲透到了人類生活的各個(gè)方面。數(shù)字系統(tǒng)發(fā)展在很大程度上得益于器件和集成技術(shù)的發(fā)展，著名的摩爾定律(Moores Law)的預(yù)言也在集成電路的發(fā)展過程中被印證了，數(shù)字系統(tǒng)的設(shè)計(jì)理
  • 關(guān)鍵字： Verilog  HDL  自動(dòng)  數(shù)據(jù)采集系統(tǒng)    

基于Verilog HDL語言的CAN總線控制器設(shè)計(jì)及驗(yàn)證

  • 摘要：在此利用Verilog HDL設(shè)計(jì)了一款CAN總線控制器，首先根據(jù)協(xié)議把整個(gè)CAN總線控制器劃分為接口邏輯管理、寄存器邏輯和CAN核心模塊3個(gè)模塊，然后用Verilog HDL硬件描述語言設(shè)計(jì)了各個(gè)功能模塊，并使用Modelsim軟件
  • 關(guān)鍵字： 控制器  設(shè)計(jì)  驗(yàn)證  總線  CAN  Verilog  HDL  語言  基于  

基于ESL并采用System C和System Verilog的設(shè)計(jì)流程

  • 　ESL解決方案的目標(biāo)在于提供讓設(shè)計(jì)人員能夠在一種抽象層次上對(duì)芯片進(jìn)行描述和分析的工具和方法，在這種抽象層次上，設(shè)計(jì)人員可以對(duì)芯片特性進(jìn)行功能性的描述，而沒有必要求助于硬件（RTL）實(shí)現(xiàn)的具體細(xì)節(jié)。 當(dāng)今
  • 關(guān)鍵字： System  Verilog  ESL  設(shè)計(jì)流程    

科銳發(fā)布Verilog-A無線射頻器件模型

  • 科銳公司(Nasdaq: CREE)宣布推出適用于 GaN 無線射頻器件的全新 Verilog-A 非線性器件模型，該模型專為安捷倫的 ADS 以及 AWR 的 Microwave Office 等領(lǐng)先無線射頻設(shè)計(jì)平臺(tái)而研發(fā)。全新器件模型能夠支持更為復(fù)雜的電路仿真，包括最新寬帶調(diào)制包絡(luò)分析和4G 蜂窩通信的多模式無線射頻功率放大器。
  • 關(guān)鍵字： 科銳  無線射頻  Verilog-A  

基于Verilog實(shí)現(xiàn)電器定時(shí)開關(guān)控制

  • 1、前言隨著當(dāng)今社會(huì)工作和生活節(jié)奏的加快，人們對(duì)許多電器、儀器、設(shè)備的自動(dòng)化要求也越來越高，但現(xiàn) ...
  • 關(guān)鍵字： Verilog  電器  定時(shí)開關(guān)  控制  
共191條 9/13 |‹ « 4 5 6 7 8 9 10 11 12 13 »

verilog-xl介紹

您好，目前還沒有人創(chuàng)建詞條verilog-xl!
歡迎您創(chuàng)建該詞條，闡述對(duì)verilog-xl的理解，并與今后在此搜索verilog-xl的朋友們分享。    創(chuàng)建詞條

熱門主題

Verilog-XL    樹莓派    linux   
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會(huì)員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機(jī)EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國(guó)際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號(hào)-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473