vhdl-ams 文章進(jìn)入vhdl-ams技術(shù)社區(qū)

基于VHDL的4PSK的設(shè)計(jì)與實(shí)現(xiàn)

1 引言
實(shí)際通信中的許多信道都不能直接傳送基帶信號(hào)，必須使用基帶信號(hào)控制載波波形的某些參量，使得這些參量隨基帶信號(hào)的變化而變化，即正弦載波調(diào)制。數(shù)字通信系統(tǒng)有二進(jìn)制數(shù)字調(diào)制和多進(jìn)制調(diào)制兩種方式。而
關(guān)鍵字：實(shí)現(xiàn) 設(shè)計(jì) 4PSK VHDL 基于 VHDL，4PSK，調(diào)制，解調(diào)

基于Max+Plus II和VHDL的電子密碼鎖設(shè)計(jì)

近年來，隨著生活水平的不斷改善，個(gè)人財(cái)富日益增長，人們對(duì)安全防盜的要求也逐漸提高。安全可靠、使用方便的電子密碼鎖成了人們防盜的首選。以Max +PlusⅡ(Multiple Array Matrix and ProgrammingLogic　User　
關(guān)鍵字： Plus VHDL Max 電子密碼鎖

ChipDesign ISE 11 設(shè)計(jì)工具視點(diǎn)

　　作為一個(gè)負(fù)責(zé)FPGA 企業(yè)市場(chǎng)營銷團(tuán)隊(duì)工作的人，我不得不說，由于在工藝技術(shù)方面的顯著成就以及硅芯片設(shè)計(jì)領(lǐng)域的獨(dú)創(chuàng)性，F(xiàn)PGA 正不斷實(shí)現(xiàn)其支持片上系統(tǒng)設(shè)計(jì)的承諾。隨著每一代新產(chǎn)品的推出，F(xiàn)PGA 在系統(tǒng)中具有越來來越多的功能，可作為協(xié)處理器、DSP 引擎以及通信平臺(tái)等，在某些應(yīng)用領(lǐng)域甚至還可用作完整的片上系統(tǒng)。　　因此，在摩爾定律的作用下，F(xiàn)PGA 產(chǎn)業(yè)的門數(shù)量不斷增加，性能與專門功能逐漸加強(qiáng)，使得 FPGA 在電子系統(tǒng)領(lǐng)域能夠取代此前只有 ASIC 和 ASSP 才能發(fā)揮的作用。不過，說到底，F(xiàn)
關(guān)鍵字： xilinx FPGA VHDL Verilog

基于VHDL的多功能可變模計(jì)數(shù)器設(shè)計(jì)方案

0引言隨著電子技術(shù)、計(jì)算機(jī)技術(shù)和EDA技術(shù)的不斷發(fā)展，利用FPGA／CPLD進(jìn)行數(shù)字系統(tǒng)的開發(fā)已被廣泛應(yīng)...
關(guān)鍵字： VHDL CPLD 可變模計(jì)數(shù)器

用CPLD器件及VHDL語言實(shí)現(xiàn)電梯控制系統(tǒng)

1引言隨著社會(huì)的發(fā)展。使用電梯越來越普遍，已從原來只在商業(yè)大廈、賓館過渡到在辦公室、居民樓等...
關(guān)鍵字： CPLD VHDL 電梯控制系統(tǒng)

基于VHDL的多功能可變模計(jì)數(shù)器設(shè)計(jì)

可變模計(jì)數(shù)器作為一種基本數(shù)字電路模塊，在各種數(shù)字系統(tǒng)中應(yīng)用廣泛。在對(duì)現(xiàn)有的可變模計(jì)數(shù)器的研究基礎(chǔ)上，在QuartusⅡ開發(fā)環(huán)境中，用VHDL語言設(shè)計(jì)一種功能更加強(qiáng)大的可變模計(jì)數(shù)器，它具有清零、置數(shù)、使能控制、可逆計(jì)數(shù)和可變模等功能，并且對(duì)傳統(tǒng)的可變模計(jì)數(shù)器的計(jì)數(shù)失控問題進(jìn)行研究，最終設(shè)計(jì)出一種沒有計(jì)數(shù)失控缺陷的可變模計(jì)數(shù)器，并以ACEX1K系列EP1K30QC208芯片為硬件環(huán)境．驗(yàn)證了其各項(xiàng)設(shè)計(jì)功能。結(jié)果表明該設(shè)計(jì)正確，功能完整，運(yùn)行穩(wěn)定。
關(guān)鍵字： VHDL 多功能模計(jì)數(shù)器

利用矢量旋轉(zhuǎn)求解平方根的算法及其FPGA實(shí)現(xiàn)*

本文提出了一種基于矢量旋轉(zhuǎn)求三角函數(shù)進(jìn)而求得任意數(shù)平方根的算法，并用VHDL語言在Altera EP2S60開發(fā)板上加以驗(yàn)證，本算法相比其他傳統(tǒng)開平方算法具有更高的性能。
關(guān)鍵字： VHDL FPGA 三角函數(shù) 開平方矢量旋轉(zhuǎn) EDA 200908

用VHDL設(shè)計(jì)專用串行通信芯片

一種專用串行同步通信芯片（該芯片內(nèi)部結(jié)構(gòu)和操作方式以INS8250為參考）的VHDL設(shè)計(jì)及CPLD實(shí)現(xiàn)，著重介紹了用VHDL及CPLD設(shè)計(jì)專用通信芯片的開發(fā)流程、實(shí)現(xiàn)難點(diǎn)及應(yīng)注意的問題。
關(guān)鍵字：通信芯片串行專用設(shè)計(jì) VHDL 轉(zhuǎn)換器

首屆中國開源IP核標(biāo)準(zhǔn)化設(shè)計(jì)競(jìng)賽啟動(dòng)

　　在工信部電子信息司的指導(dǎo)下，工業(yè)和信息化部軟件與集成電路促進(jìn)中心(CSIP )聯(lián)合集成電路IP核標(biāo)準(zhǔn)工作組，現(xiàn)面向全國集成電路設(shè)計(jì)企業(yè)工程師、科研院所及高校師生，舉辦2009年“首屆中國開源IP核標(biāo)準(zhǔn)化設(shè)計(jì)競(jìng)賽”，競(jìng)賽報(bào)名工作已于6月3日啟動(dòng)。報(bào)名及詳情咨詢可登錄競(jìng)賽官方網(wǎng)站 http://www.ipmall.org.cn了解。據(jù)悉本次競(jìng)賽獲獎(jiǎng)?wù)呖煞謩e獲得現(xiàn)金1萬元、5千元等獎(jiǎng)勵(lì)，針對(duì)學(xué)生參賽者有機(jī)會(huì)獲得到IBM中國芯片設(shè)計(jì)中心實(shí)習(xí)的機(jī)會(huì)! 　　參賽者可以個(gè)人或團(tuán)隊(duì)(不高于
關(guān)鍵字： CSIP VHDL Verilog

基于VHDL的XRD44L60驅(qū)動(dòng)時(shí)序設(shè)計(jì)

　　1 引言　　電荷耦合器件(Charge Coupled Devices，簡稱CCD)是一種光電轉(zhuǎn)換式圖像傳感器。它利用光電轉(zhuǎn)換原理將圖像信息直接轉(zhuǎn)換成電信號(hào)，實(shí)現(xiàn)非電量測(cè)量。由于CCD的輸出信號(hào)是負(fù)極性的離散模擬信號(hào)，并且混雜有
關(guān)鍵字：時(shí)序設(shè)計(jì) 驅(qū)動(dòng) XRD44L60 VHDL 基于

基于VHDL三層電梯控制器的設(shè)計(jì)

0 引言
電梯控制器是控制電梯按顧客要求自動(dòng)上下的裝置。本文采用VHDL語言來設(shè)計(jì)實(shí)用三層電梯控制器，其代碼具有良好的可讀性和易理解性，源程序經(jīng)A1tera公司的MAX+plus II軟件仿真，目標(biāo)器件選用CPLD器件。通過
關(guān)鍵字： VHDL 三層電梯控制器

PLD與AVR總線通信接口VHDL設(shè)計(jì)與實(shí)現(xiàn)

1、引言
　　嵌入式系統(tǒng)在日常生活中的大量使用，人們也對(duì)其性能和速度提出了更高的要求。微控制器和可編程邏輯器件的結(jié)合，更能充分發(fā)揮嵌入式系統(tǒng)的優(yōu)勢(shì)。本文設(shè)計(jì)和實(shí)現(xiàn)的微控制器與可編程邏輯器件之間總線讀寫
關(guān)鍵字： VHDL PLD AVR 總線通信

VHDL實(shí)現(xiàn)PCM碼解調(diào)程序模塊設(shè)計(jì)

1 引言　　脈沖編碼調(diào)制(Pulse Code Modulation，簡稱PCM)是一種概念簡單、理論完善的編碼系統(tǒng)，其最大特征是把連續(xù)的輸入信號(hào)變換成在時(shí)間和振幅上都是離散量，然后再變換為代碼傳輸。信息為數(shù)字信號(hào)，在遠(yuǎn)距離再生
關(guān)鍵字： VHDL PCM 解調(diào) 程序

基于單片機(jī)、EDA技術(shù)的波形發(fā)生器的設(shè)計(jì)

　該波形發(fā)生器以單片機(jī)(MCS8031)為中心控制單元，由鍵盤輸入模塊、數(shù)碼管顯示模塊、D/A波形發(fā)生模塊、幅值調(diào)整模塊組成。采用DDFS技術(shù)，先將要求的波形數(shù)據(jù)存儲(chǔ)于EEPROM中，這樣可以保證掉電以后波形數(shù)據(jù)不丟失。　
關(guān)鍵字：發(fā)生器設(shè)計(jì) 波形技術(shù) 單片機(jī) EDA 基于單片機(jī) EDA技 DDFS 波形發(fā)生 FPGA VHDL

計(jì)算機(jī)EPP控制CPLD顯示點(diǎn)陣漢字的實(shí)現(xiàn)

1 引言隨著人們生活節(jié)奏的加快，越來越多的場(chǎng)合需要使用電子手段動(dòng)態(tài)發(fā)布信息，其中應(yīng)用非常廣泛的一種方法就是LED點(diǎn)陣顯示。傳統(tǒng)的點(diǎn)陣漢字顯示通常采用單片機(jī)作為控制核心，結(jié)合存儲(chǔ)器、邏輯電路和LED點(diǎn)陣來
關(guān)鍵字：點(diǎn)陣漢字實(shí)現(xiàn) 顯示 CPLD EPP 控制計(jì)算機(jī) EDA EPP CPLD VHDL 漢字點(diǎn)陣

共328條 19/22 |‹ « 13 14 15 16 17 18 19 20 21 22 »

vhdl-ams介紹

　　即IEEE 1076.1標(biāo)準(zhǔn)。　　VHDL-AMS是VHDL的一個(gè)分支，它支持模擬、數(shù)字、數(shù)?；旌想娐废到y(tǒng)的建模與仿真。　　http://www.eda.org/vhdl-ams/ 　　Verilog-AMS與之類似。支持模擬、數(shù)字、數(shù)?；旌想娐废到y(tǒng)的建模與仿真。　　http://www.eda.org/verilog-ams/ 　　The VHDL-AMS language [ 查看詳細(xì) ]