vhdl-ams 文章進入vhdl-ams技術社區(qū)

一種用VHDL設計實現(xiàn)的有線電視機頂盒信源發(fā)生方案

　　VHDL是隨著可編輯邏輯器件(PLD)的發(fā)展而發(fā)展起來的一種硬件描述語言。它是1980年美國國防部VHSIC(超高速集成電路)計劃的一部分，并于1986年和1987年分別成為美國國防部和IEEE的工業(yè)標準。作為一種硬件設計時采用的標準語言，VHDL具有極強的描述能力，能支持系統(tǒng)行為級、寄存器傳輸級和門級三個不同層次的設計，這樣設計師將在TOP-DOWN設計的全過程中均可方便地使用同一種語言。而且，VHDL設計是一種“概念驅動式”的高層設計技術，設計人員毋需通過門級原理圖描述電路
關鍵字： VHDL

使用VHDL語言設計FPGA的幾個常見問題的探討

?????? 詳細討論了在MAX plusⅡ開發(fā)平臺下使用VHDL硬件描述語言設計現(xiàn)場可編程門陣列(FP-GA)時常見的三個問題：等占空比分頻電路、延時任意量的延時電路、雙向電路。 ????? 1 引言 ??? ?????? 隨著EDA技術的發(fā)展，使用硬件語言設計可編程邏輯器件(PLD)/現(xiàn)場可編程門陣
關鍵字： VHDL FPGA 問題

錯誤檢測與糾正電路的設計與實現(xiàn)

　　在一些電磁環(huán)境比較惡劣的情況下,一些大規(guī)模集成電路常常會受到干擾,導致不能正常工作。特別是像RAM這種利用雙穩(wěn)態(tài)進行存儲的器件,往往會在強干擾下發(fā)生翻轉,使原來存儲的"0"變?yōu)?1",或者"1"變?yōu)?0",造成的后果往往是很嚴重的。例如導致一些控制程序跑飛,存儲的關鍵數據出錯等等?，F(xiàn)在,隨著芯片集成度的增加,發(fā)生錯誤的可能性也在增大。在一些特定的應用中,這已經成為一個不能忽視的問題。例如在空間電子應用領域,單粒子翻轉效應就成為困擾設計師的一個難題。　　在這種情況下,我們可以采用錯誤檢測與糾正EDA
關鍵字： EDAC VHDL 74630 模擬IC

一種基于FPGA的新型誤碼測試儀的設計與實現(xiàn)

　　引言　　誤碼儀是評估信道性能的基本測量儀器。本文介紹的誤碼儀結合FPGA 的特點,采用全新的積分式鑒相結構，提出了一種新的誤碼測試方法，經多次測試驗證，方案可行，設計的系統(tǒng)穩(wěn)定。本文設計的誤碼儀由兩部分組成：發(fā)信機和接收機。　　1 發(fā)信機　　發(fā)信機的主要功能是產生具有隨機特性的偽隨機m 序列，通過FPGA 由VHDL 編程實現(xiàn)。偽隨機序列產生原理如下：　　　　圖1 偽隨機序列產生原理圖　　其中，ak-i是各移位寄存器的狀態(tài)，Ci對應各寄存器的反饋系數，為1表示參與反饋
關鍵字： FPGA 測試儀 VHDL MCU和嵌入式微處理器

異步通信起始位正確檢測的VHDL實現(xiàn)

　　摘要：基于FPGA/CPLD的UART設計眾多，本文分析了3倍頻采樣方法存在的不足，同時分析了16倍頻采樣對起始位檢測的可靠性，并給出相關的VHDL硬件描述語言程序代碼。　　關健詞：異步數據;UART;FPGA/CPLD;VHDL 　　概述　　隨著電子設計自動化(EDA)技術的發(fā)展，可編程邏輯器件FPGA/CPLD已經在許多方面得到了廣泛應用，而UART(通用異步收發(fā)器) 是在數字通信和控制系統(tǒng)中廣泛使用的串行數據傳輸協(xié)議。因此越來越多用戶根據自己的需要，以EDA技術作為開發(fā)手段，用一塊
關鍵字： 0711_A 雜志_設計天地嵌入式系統(tǒng) 單片機異步數據 UART FPGA/CPLD VHDL MCU和嵌入式微處理器

基于狀態(tài)機的語音電子密碼鎖設計

　　引言　　隨著電子技術的發(fā)展，具有防盜報警、語音提示等功能的電子密碼鎖代替密碼量少、安全性差的機械式密碼鎖已是必然趨勢。目前大部分密碼鎖采用單片機進行設計，電路較復雜，性能不夠靈活。本文采用先進的EDA(電子設計自動化)技術，利用QuartusⅡ工作平臺和VHDL(超高速集成電路硬件描述語言)，設計了一種新型的電子密碼鎖。該密碼鎖具有密碼預置、修改、語音提示和3次輸入錯誤則系統(tǒng)進入定時鎖定并報警等功能，用FPGA(現(xiàn)場可編程門陣列)芯片和語音芯片ISD2560實現(xiàn)。由于充分利用了FPGA芯片密度大
關鍵字：工業(yè)控制 FPGA 電子密碼鎖 VHDL 遙控技術

單片機軟硬件聯(lián)合仿真解決方案

　　摘要：本文介紹一種嵌入式系統(tǒng)仿真方法，通過一種特殊設計的指令集仿真器ISS將軟件調試器軟件Keil uVision2和硬件語言仿真器軟件Modelsim連接起來，實現(xiàn)了軟件和硬件的同步仿真。關鍵詞：BFM，TCL，Verilog，Vhdl，PLI，Modelsim，Keil uVision2，ISS，TFTP，HTTP，虛擬網卡，Sniffer，SMART MEDIA，DMA，MAC，SRAM，CPLD 　　縮略詞解釋：　　BFM：總線功能模塊。在HDL
關鍵字： BFM TCL Verilog Vhdl PLI Modelsim MCU和嵌入式微處理器

SDRAM通用控制器的FPGA模塊化設計

摘要：介紹了一種SDRAM通用控制器的FPGA模塊化解決方案。關鍵詞： SDRAM控制器；FPGA；VHDL；狀態(tài)機；仲裁機制引言同步動態(tài)隨機存儲器(SDRAM)，在同一個CPU時鐘周期內即可完成數據的訪問和刷新，其數據傳輸速度遠遠大于傳統(tǒng)的數據存儲器(DRAM)，被廣泛的應用于高速數據傳輸系統(tǒng)中?；贔PGA的SDRAM控制器，以其可靠性高、可移植性強、易于集成的特點，已逐漸取代了以往的專用控制器芯片而成為主流解決方案。然而，SDRAM復雜的控制邏輯和要求嚴格的時序，成為開發(fā)過
關鍵字：消費電子 SDRAM控制器 FPGA VHDL 0708_A 雜志_設計天地工業(yè)控制

基于狀態(tài)機的語音電子密碼鎖設計

引言　　隨著電子技術的發(fā)展，具有防盜報警、語音提示等功能的電子密碼鎖代替密碼量少、安全性差的機械式密碼鎖已是必然趨勢。目前大部分密碼鎖采用單片機進行設計，電路較復雜，性能不夠靈活。本文采用先進的EDA(電子設計自動化)技術，利用QuartusⅡ工作平臺和VHDL(超高速集成電路硬件描述語言)，設計了一種新型的電子密碼鎖。該密碼鎖具有密碼預置、修改、語音提示和3次輸入錯誤則系統(tǒng)進入定時鎖定并報警等功能，用FPGA(現(xiàn)場可編程門陣列)芯片和語音芯片ISD2560實現(xiàn)。由于充分利用了FPGA芯片密度大、功
關鍵字：模擬技術電源技術 VHDL 語音電子密碼鎖模擬IC 電源

基于CPLD的PSK系統(tǒng)設計

1 引言　　現(xiàn)代通信系統(tǒng)要求通信距離遠、通信容量大、傳輸質量好。作為其關鍵技術之一的調制解調技術一直是人們研究的一個重要方向[5]。從模擬調制到數字調制，從二進制發(fā)展到多進制調制，雖然調制方式多種多樣，但都是朝著使通信系統(tǒng)更高速、更可靠的方向發(fā)展。一個系統(tǒng)的通信質量，很大程度上依賴于所采用的調制方式。因此，對調制方式的研究，將直接決定著通信系統(tǒng)質量的好壞[1]。　　復雜可編程邏輯器件（CPLD）結合了專用集成電路和DSP的優(yōu)勢，既具有很高的處理速度，又具有一定的靈活性。因此，基于CPLD的數字調
關鍵字：嵌入式系統(tǒng) 單片機 CPLD PSK 調制解調 VHDL 嵌入式

VHDL在高速圖像采集系統(tǒng)中的應用設計

　　現(xiàn)代化生產和科學研究對圖像采集系統(tǒng)的要求日益提高。傳統(tǒng)的圖像采集卡速度慢、處理功能簡單，不能很好地滿足特殊要求，因此，我們構建了高速圖像采集系統(tǒng)。它主要包括圖像采集模塊、圖像低級處理模塊以及總線接口模塊等。這些模塊是在FPGA中利用VHDL編程實現(xiàn)的。高速圖像采集系統(tǒng)主要用于視覺檢測。視覺檢測中圖像處理的特點是：底層圖像處理數據量大，算法簡單；高層圖像處理算法復雜，數據量大，算法簡單；高層圖像處理算法復雜，數據量小。對于圖像底層處理，我們在高速圖像采集系統(tǒng)中用FPGA實現(xiàn)，采用VHDL編寫圖像處理算法
關鍵字： VHDL 高速圖像采集

基于VHDL狀態(tài)機設計的智能交通控制燈

本文介紹的是一種最基本和簡單的交通燈設計情況，并且提供了一些模塊的源程序代碼。在此基礎上能夠舉一反三，從而用VHDL語言實現(xiàn)其它交通燈的控制設計。
關鍵字：智能交通控制設計狀態(tài) VHDL 基于

基于VHDL實現(xiàn)的十六路彩燈控制系統(tǒng)

本文介紹應用美國ALTERA公司的MAX+PLUSⅡ平臺，使用VHDL硬件描述語言實現(xiàn)的十六路彩燈控制系統(tǒng)。
關鍵字： VHDL 彩燈控制系統(tǒng)

基于梯形圖-VHDL的CPLD開發(fā)方法研究

本文通過對一個典型順序控制電路梯形圖的VHDL程序設計與時序仿真，表明梯形圖-VHDL設計方法是正確可行的。
關鍵字： VHDL CPLD 梯形圖方法研究

基于VHDL語言的卷積碼編解碼器的設計

1　引言數字信息在有噪信道中傳輸時，會受到噪聲干擾的影響，誤碼總是不可避免的。為了在已知信噪比的情況下達到一定的誤碼率指標，在合理設計基帶信號，選擇調制、解調方式，并采用頻域均衡或時域均衡措施的基礎上，還應采用差錯控制編碼等信道編碼技術，使誤碼率進一步降低。卷積碼和分組碼是差錯控制編碼的2種主要形式，在編碼器復雜度相同的情況下，卷積碼的性能優(yōu)于分組碼，因此卷積碼幾乎被應用在所有無線通信的標準之中，如GSM ，IS95和CDMA2000的標準中。目前,VHDL語言已成為EDA領域
關鍵字： VHDL 單片機卷積碼編嵌入式系統(tǒng)

共328條 21/22 |‹ « 13 14 15 16 17 18 19 20 21 22 »

vhdl-ams介紹

　　即IEEE 1076.1標準。　　VHDL-AMS是VHDL的一個分支，它支持模擬、數字、數模混合電路系統(tǒng)的建模與仿真。　　http://www.eda.org/vhdl-ams/ 　　Verilog-AMS與之類似。支持模擬、數字、數?；旌想娐废到y(tǒng)的建模與仿真。　　http://www.eda.org/verilog-ams/ 　　The VHDL-AMS language [ 查看詳細 ]