首頁　 資訊　 商機 　 下載　 拆解 　 高校　 招聘 　 雜志　 會展　 EETV　 百科 　 問答　 電路圖　 工程師手冊 　 Datasheet　 100例 　 活動中心　 E周刊閱讀 　 樣片申請
EEPW首頁 >> 主題列表 >> vhdl-cpld

CPLD在TMS320F2812系統(tǒng)中的應(yīng)用

  • CPLD在TMS320F2812系統(tǒng)中的應(yīng)用,1 引言　　TMS320F2812是美國德州儀器公司推出的C2000 家族中最新一代產(chǎn)品。先進的內(nèi)部和外設(shè)結(jié)構(gòu)使得該處理器主要用于大存儲設(shè)備管理、高性能的控制場合。在F2812構(gòu)成的應(yīng)用系統(tǒng)中，需要設(shè)計一些邏輯控制電路來保證
  • 關(guān)鍵字： 應(yīng)用  系統(tǒng)  TMS320F2812  CPLD  

基于CPLD的圖像傳感器非均勻性校正

  • 圖像傳感器的非均勻性直接影響了成像系統(tǒng)的探測靈敏度和空間分辨率,用這樣的成像裝置觀察景物,成像質(zhì)量必然受到影響,甚至圖像會模糊不清. 因此,必須對非均勻性進行校正. 盡管針對非均勻性校正的研究多種多樣,但目前在
  • 關(guān)鍵字： 均勻  校正  傳感器  圖像  CPLD  基于  

CPLD在DSP多分辨率圖像采集系統(tǒng)中的應(yīng)用

  • CPLD在DSP多分辨率圖像采集系統(tǒng)中的應(yīng)用,視頻采集系統(tǒng)是數(shù)字圖像獲取的最基本手段，是進行數(shù)字圖像處理、多媒體和網(wǎng)絡(luò)傳輸?shù)那疤?，它可為各種圖像處理算法提供待處理的原始數(shù)字圖像和算法驗證平臺。隨著圖像數(shù)字化處理技術(shù)的高速發(fā)展，對圖像采集的要求也越
  • 關(guān)鍵字： 系統(tǒng)  應(yīng)用  采集  圖像  DSP  分辨率  CPLD  

基于CPLD的TMS320F2812硬件平臺設(shè)計

  • 本系統(tǒng)的開發(fā)采用了 DSP+CPLD 的結(jié)構(gòu)，這種結(jié)構(gòu)將DSP 較強的數(shù)據(jù)運算能力與CPLD 的高集成性、硬件可重復(fù)編程性結(jié)合在一起，使系統(tǒng)的設(shè)計過程更加的合理、緊湊和簡化
  • 關(guān)鍵字： F2812  CPLD  2812  320F    

CPLD的DSP多SPI端口通信設(shè)計

  • CPLD的DSP多SPI端口通信設(shè)計,本文介紹一種采用運動控制專用DSP芯片DSP56F801設(shè)計的超聲波電機運動控制裝置。由于該超聲波電機需要采用兩相四路對稱PWM信號來實現(xiàn)驅(qū)動控制，而DSP芯片無法直接產(chǎn)生所需PWM信號，采用軟件方法又會占用大量的DSP計算
  • 關(guān)鍵字： 設(shè)計  通信  SPI  DSP  CPLD  

用VHDL設(shè)計有限狀態(tài)機的方法

  • 用VHDL設(shè)計有限狀態(tài)機的方法,現(xiàn)代數(shù)字系統(tǒng)的設(shè)計一般都采用自頂向下的模塊化設(shè)計方法。即從整個系統(tǒng)的功能出發(fā)，將系統(tǒng)分割成若干功能模塊。在自頂向下劃分的過程中，最重要的是將系統(tǒng)或子系統(tǒng)按計算機組成結(jié)構(gòu)那樣劃分成控制器和若干個受控制的
  • 關(guān)鍵字： 方法  狀態(tài)  有限  設(shè)計  VHDL  

VHDL語言在FPGA／CPLD開發(fā)中的應(yīng)用?

  • VHDL語言在FPGA／CPLD開發(fā)中的應(yīng)用?,【摘　要】　通過設(shè)計實例詳細介紹了用VHDL（VHSIC Hardware DescriptionLanguage）語言開發(fā)FPGA／CPLD的方法，以及與電路圖輸入和其它HDL語言相比，使用VHDL語言的優(yōu)越性。
    關(guān)鍵詞：VHDL，F(xiàn)PGA／CPLD，EDA
  • 關(guān)鍵字： 開發(fā)  應(yīng)用  CPLD  FPGA  語言  VHDL  

基于CPLD的信道編解碼器的設(shè)計與實現(xiàn)

  • 摘要：設(shè)計是以信道的編解碼的思想，實現(xiàn)信道的編解過程，通過用VHDL語言對Altera公司生產(chǎn)的可編程邏輯器件CPLD進行編程，從而實現(xiàn)HDB3碼編解碼過程，同時也可采用原理圖的形式用CPLD實現(xiàn)卷積碼編解碼器。通過本次設(shè)
  • 關(guān)鍵字： CPLD  信道編解  碼器    

基于CPLD/FPGA的半整數(shù)分頻器的設(shè)計實例

  • 1引言CPLD（ComplexprogrammableLogicDevice，復(fù)雜可編程邏輯器件）和FPGA（FieldprogrammableGatesArray...
  • 關(guān)鍵字： CPLD  FPGA  半整數(shù)分頻器  

基于CPLD和VS1011E解碼器的電梯語音系統(tǒng)

  • 1引言語音系統(tǒng)是電梯不可缺少的部分，用于樓層報數(shù)、方向提示、報警告示、消防對講以及廣告宣傳等。傳...
  • 關(guān)鍵字： CPLD  VS1011E  寄存器  

基于CPLD的DSP與聲卡接口技術(shù)

  • 1引言使用復(fù)雜可編程邏輯器件(CPLD)可提高系統(tǒng)集成度、降低噪聲、增強系統(tǒng)可靠性并降低成本，同時它...
  • 關(guān)鍵字： DSP  CPLD  聲卡  接口技術(shù)  

單片機脈沖信號源的CPLD實現(xiàn)方案

  • 單片機產(chǎn)生的脈沖信號源由于是靠軟件實現(xiàn)的，所以輸出頻率及步進受單片機時鐘頻率、指令數(shù)和指令執(zhí)行周期的限制。文中介紹了一種以CPLD為核心的脈沖信號源，脈沖信號源的參數(shù)(頻率、占空比)由工控機通過I／O板卡設(shè)置
  • 關(guān)鍵字： 實現(xiàn)  方案  CPLD  信號源  脈沖  單片機  

基于CPLD的DSP與聲卡的接口技術(shù)

  • 基于CPLD的DSP與聲卡的接口技術(shù),1引言使用復(fù)雜可編程邏輯器件(CPLD)可提高系統(tǒng)集成度、降低噪聲、增強系統(tǒng)可靠性并降低成本，同時它不僅具有電擦除特性，而且出現(xiàn)了邊緣掃描及在線編程等高級特性，因而可用于狀態(tài)機、同步、譯碼、解碼、計數(shù)、總線接
  • 關(guān)鍵字： 接口  技術(shù)  聲卡  DSP  CPLD  基于  

CPLD在DSP系統(tǒng)中的應(yīng)用設(shè)計

  • 摘 要： 以Altera公司MAX7000系列為代表，介紹了CPLD在DSP系統(tǒng)中的應(yīng)用實例。該方案具有一定的普遍適用性。
    關(guān)鍵詞： RESET BOOT HPI CPLD的延時 時序 DSP的速度較快，要求譯碼的速度也必須較快。利用
  • 關(guān)鍵字： CPLD  DSP  系統(tǒng)  中的應(yīng)用    

單片機+CPLD的多路精確延時控制系統(tǒng)

  • 1 引言
    現(xiàn)代控制系統(tǒng)中控制對象可能是復(fù)雜、分散的，而且往往是并行、獨立工作的，但整體上它們是相互關(guān)聯(lián)的有機組合。因此，控制信號的時序邏輯則要求更加精確。CPLD單片機為控制系統(tǒng)提供了技術(shù)支持，由CPLD和
  • 關(guān)鍵字： 控制系統(tǒng)  延時  精確  CPLD  單片機  
共994條 38/67 |‹ « 36 37 38 39 40 41 42 43 44 45 » ›|
關(guān)于我們 - 廣告服務(wù) - 企業(yè)會員服務(wù) - 網(wǎng)站地圖 - 聯(lián)系我們 - 征稿 - 友情鏈接 - 手機EEPW
Copyright ?2000-2015 ELECTRONIC ENGINEERING & PRODUCT WORLD. All rights reserved.
《電子產(chǎn)品世界》雜志社 版權(quán)所有 北京東曉國際技術(shù)信息咨詢有限公司
備案 京ICP備12027778號-2 北京市公安局備案：1101082052    京公網(wǎng)安備11010802012473