xilinx fpga 文章進(jìn)入xilinx fpga技術(shù)社區(qū)

基于FPGA的高精度時差測量系統(tǒng)設(shè)計

摘要：在時差定位(TDOA)技術(shù)中，高精度的時差測量是準(zhǔn)確定位的關(guān)鍵。針對這一需要，提出一種基于FPGA 的高精度時差測量系統(tǒng)的實現(xiàn)方案。本系統(tǒng)的時差測算單元以Altera 公司Cyclone 系列的EP1C3T144 芯片為核心，并提
關(guān)鍵字： FPGA 高精度時差測量系統(tǒng)設(shè)計

基于FPGA的軟件無線電平臺設(shè)計

0 引言軟件無線電的出現(xiàn)，是無線電通信從模擬到數(shù)字、從固定到移動后，由硬件到軟件的第三次變革。簡單地說，軟件無線電就是一種基于通用硬件平臺，并通過軟件可提供多種服務(wù)的、適應(yīng)多種標(biāo)準(zhǔn)的、多頻帶多模式的、可
關(guān)鍵字： FPGA 軟件無線電平臺設(shè)計

基于EDA 技術(shù)（FPGA）的自動門控制系統(tǒng)設(shè)計

引言門和人類文明是孿生的，它伴隨著人類文明的發(fā)展而躍動。21 世紀(jì)的今天，門更加突出了安全理念，強調(diào)了有效性：有效地防范、通行、疏散，同時還突出了建筑藝術(shù)的理念，強調(diào)門與建筑以及周圍環(huán)境整體的協(xié)調(diào)、和諧
關(guān)鍵字： FPGA EDA 自動門控制系統(tǒng)設(shè)計

Altera通過早期使用計劃，讓客戶提前了解面向FPGA的OpenCL效能優(yōu)勢

　　Altera公司(NASDAQ: ALTR)今天發(fā)布其面向FPGA的OpenCL (開放計算語言)早期使用計劃(EAP)，支持客戶提前了解Altera面向FPGA的OpenCL解決方案。采用這一開放標(biāo)準(zhǔn)，設(shè)計團隊可以在高級C語言框架中面向FPGA設(shè)計他們自己的系統(tǒng)和算法，大大簡化了FPGA的開發(fā)。作為EAP計劃的一部分，客戶能夠預(yù)先了解Altera的OpenCL解決方案，參加面向FPGA的OpenCL培訓(xùn)課程，獲得相關(guān)資料，觀看其技術(shù)演示。　　OpenCL是一種開放編程標(biāo)準(zhǔn)，能夠跨CPU、GPU和
關(guān)鍵字： Altera FPGA OpenCL

基于FPGA嵌入式系統(tǒng)的雷達(dá)信號模擬器設(shè)計

摘要：結(jié)合FPGA嵌入式系統(tǒng)具有硬件電路高并行度和軟件編程控制簡單的特點，設(shè)計了一套基于FPGA嵌入式系統(tǒng)的雷達(dá)信號模擬器，能夠完成雷達(dá)中頻和視頻信號、雜波和干擾信號的模擬，實現(xiàn)雷達(dá)系統(tǒng)在不具備實際接收前端
關(guān)鍵字： FPGA 嵌入式系統(tǒng) 雷達(dá) 信號模擬器

基于FPGA在彈上信息處理機中的應(yīng)用

引言信息處理機(圖1)用于完成導(dǎo)彈上多路遙測信息的采集、處理、組包發(fā)送。主要功能包括高速1553B總線的數(shù)據(jù)收發(fā) 、422接口設(shè)備的數(shù)據(jù)加載與檢測、多路數(shù)據(jù)融合和數(shù)據(jù)接收、處理、組包發(fā)送的功能。其中，總線數(shù)據(jù)和其
關(guān)鍵字： FPGA 信息處理中的應(yīng)用

基于Spartan-3 FPGA的視頻采集系統(tǒng)設(shè)計

引言視頻采集的主流實現(xiàn)方案有兩種：一是基于ASIC，該方案一般采用意法、AMD等公司的專用視頻處理芯片；二是基于DSP，主要采用TI、ADI等公司的DSP信號處理器。它們作為輔處理器，可在主CPU控制下進(jìn)行視頻信號的采集壓
關(guān)鍵字： Spartan FPGA 視頻采集系統(tǒng)設(shè)計

基于FPGA的通信接口模塊設(shè)計與實現(xiàn)

摘要針對前端射頻及信號處理部分與中心機需要進(jìn)行遠(yuǎn)程通信的需要，設(shè)計了一款由FPGA實現(xiàn)的通信接口模塊。該模塊實現(xiàn)了射頻及信號處理部分與中心機的通信，包括中心機發(fā)給前端受控模塊的控制命令；前端受控模塊發(fā)送給
關(guān)鍵字：設(shè)計實現(xiàn) 模塊接口 FPGA 通信基于

基于FPGA的IRIG-B編碼器的設(shè)計

我國靶場測量、工業(yè)控制、電力系統(tǒng)測量與保護、計算、通信、氣象等測試設(shè)備均采用國際標(biāo)準(zhǔn)IRIG-B格式的時間碼(簡稱B碼)作為時間同步標(biāo)準(zhǔn)。B碼是一種串行的時間格式，分為直流碼(DC碼)和交流碼(AC碼)兩種，其格式和碼
關(guān)鍵字： IRIG-B FPGA 編碼器

基于FPGA的可復(fù)用通信接口設(shè)計

摘要：集成電路設(shè)計越來越向系統(tǒng)級的方向發(fā)展，解決模塊間的接口問題顯得尤為重要。 SPI 串行總線是一種常用的標(biāo)準(zhǔn)接口，其使用簡單方便而且占用系統(tǒng)資源少，應(yīng)用相當(dāng)廣泛。本文將介紹一種新的通用的SPI 總線的FPGA
關(guān)鍵字： FPGA 可復(fù)用接口設(shè)計通信

基于FPGA的數(shù)字中頻接收和恢復(fù)系統(tǒng)設(shè)計

摘要介紹一種數(shù)字中頻恢復(fù)系統(tǒng)，該系統(tǒng)分為光纖接收單元、FPGA核心單元和QDUC單元。光纖接收單元采用高速串行器／解串器TLK1501，完成高速串行數(shù)據(jù)的串行轉(zhuǎn)換。FPGA核心單元對數(shù)據(jù)進(jìn)行解碼、檢驗、配置TLK1501和AD9
關(guān)鍵字： FPGA 數(shù)字中頻恢復(fù)系統(tǒng)

IBERT在FPGA中的應(yīng)用

摘要 IBERT即集成式比特誤碼率測試儀，是Xilinx專門用于具有高速串行接口的FPGA芯片的調(diào)試和交互式配置工具。文中介紹了IBTERT基本功能、實現(xiàn)原理，并結(jié)合實例闡述用IBTERT調(diào)試FPGA時的具體方法和調(diào)試步驟。
關(guān)鍵詞
關(guān)鍵字： IBERT FPGA 中的應(yīng)用

基于FPGA的數(shù)據(jù)嵌入式圖像采集系統(tǒng)

摘要介紹了以FPGA為核心的邏輯控制模塊的數(shù)據(jù)采集系統(tǒng)的設(shè)計可以滿足實時性要求，設(shè)計中采用自頂向下的設(shè)計方法，根據(jù)不同的功能將整個系統(tǒng)劃分為若干模塊進(jìn)行設(shè)計，并介紹了每個模塊的功能和實現(xiàn)方法。在設(shè)計中采用
關(guān)鍵字： FPGA 數(shù)據(jù) 嵌入式圖像采集系統(tǒng)

NI基于FPGA的控制系統(tǒng)為智能電網(wǎng)電力電子系統(tǒng)帶來革新

.NISingle-BoardRIO通用逆變器控制器(GeneralPurposeInverterController,GPIC)提供個了一個革命性...
關(guān)鍵字： FPGA NI 智能電網(wǎng)電力電子

FPGA和ASIC的電源管理方案

目前的電子產(chǎn)品市場競爭非常激烈，廠商都希望能在最短時間內(nèi)將新產(chǎn)品推出市場，以致子系統(tǒng)的設(shè)計周期越縮越...
關(guān)鍵字： FPGA ASIC 電源管理

共6764條 224/451 |‹ « 222 223 224 225 226 227 228 229 230 231 » ›|

xilinx fpga介紹

　　Xilinx FPGA 　　Xilinx FPGA主要分為兩大類，一種側(cè)重低成本應(yīng)用，容量中等，性能可以滿足一般的邏輯設(shè)計要求，如Spartan系列；還有一種側(cè)重于高性能應(yīng)用，容量大，性能能滿足各類高端應(yīng)用，如Virtex系列，用戶可以根據(jù)自己實際應(yīng)用要求進(jìn)行選擇。在性能可以滿足的情況下，優(yōu)先選擇低成本器件。　　Xilinx FPGA可編程邏輯解決方案縮短了電子設(shè)備制造商開發(fā)產(chǎn)品的時間 [ 查看詳細(xì) ]