博客專欄

EEPW首頁 > 博客 > 退耦電容為什么通常選擇100nF,而不是其他電容

退耦電容為什么通常選擇100nF,而不是其他電容

發(fā)布人:電巢 時間:2022-09-28 來源:工程師 發(fā)布文章

關(guān)于這個問題,我們看看身邊的同行都是如何回答的吧:

工程師A:這個問題其實(shí)...說白了主要是大家都在用,或者說大部分時候it works。

其實(shí)多看一些電源完整性相關(guān)的資料能發(fā)現(xiàn)不少討論,100nF的去耦電容作用頻段一般認(rèn)為是幾MHz到二三十MHz,再配合板上的bulk電容,能實(shí)現(xiàn)從很低頻到二三十MHz這個頻段內(nèi)全程較低的電源阻抗,大部分的應(yīng)用已經(jīng)夠用了。另外一方面因?yàn)榇蠹倚纬闪擞?00nF去耦的習(xí)慣,這樣的電容通常也有大量的庫存,采購價格也便宜,所以也沒必要標(biāo)新立異去選其它容值,比如82nF,效果可能差不多,但你這么用,采購的同事肯定會找你的麻煩。


另外一方面,現(xiàn)在大量的高速IC尤其是高速數(shù)字IC會集成高頻去耦電容,所以片外只用搞一些相對低頻的去耦就夠了,一般做法就是搞一堆幾百nF級別的電容。而且片上集成的高頻去耦電容的效果比板上的強(qiáng)多了,板上去耦電容作用頻段的極限大概就兩三百M(fèi)Hz吧,對于現(xiàn)在動輒幾百M(fèi)Hz往上的時鐘頻率來說主要起安慰效果。


其他容值的去耦電容也不是不用,低頻模擬電路就會用上uF級別的去耦電容,PLL啊時鐘驅(qū)動器啥的又可能用上pF級別的,需要具體情況具體分析,分析不來懟個100nF上去大部分情況下沒啥問題。我最近遇到個問題,用1nF的去耦電容效果比用100nF的好,因?yàn)樾枰饔玫念l段是200MHz左右。


工程師B:放很多100nf是粗糙的設(shè)計(jì),合理的做法是做PDN仿真,在電源平面所有頻段控制阻抗?jié)M足要求。

image.png


100nF電容成本較低,在不做詳細(xì)分析時,多放置一些,可以在1~100MHz之間都提供較低的交流阻抗,因此一般也沒什么問題。


不考慮成本,同封裝下容量越大濾波效果越好,1uF 0402比100nF 0402在全頻段濾波效果都好。


工程師C:100nF電容可以更好地去除高頻分量,小電容通常具有低ESR、低引線和內(nèi)部電感、較高的自諧振頻率和較高頻率下的低阻抗。所以,在高頻數(shù)字電路的PCB板上,100nF很重要,然后作為一種設(shè)計(jì)習(xí)慣,這種方式被應(yīng)用于很多數(shù)字電路設(shè)計(jì)中,成為一種規(guī)范。但其實(shí),在以往調(diào)試很多電路板時,這種退耦效果可能并不能量化和直觀體現(xiàn)出來,是極端環(huán)境下的一種性能提升。

image.png


退藕電容并不是一個精確數(shù)值,因?yàn)槊總€電路的情況都不一樣,也不一定要100nF,而且常用較多的100nF是5%精度,對精度要求并不高,但100nF電容量大,封裝可以做到很小,容易制造,成本低,方便采購。前提是100nF對大部分?jǐn)?shù)字IC來說,有較好的表現(xiàn)。


最后,你們對這個問題,怎么看,歡迎將你的想法打在評論區(qū)?


文章來源網(wǎng)絡(luò) 如有侵權(quán) 請聯(lián)系刪除


*博客內(nèi)容為網(wǎng)友個人發(fā)布,僅代表博主個人觀點(diǎn),如有侵權(quán)請聯(lián)系工作人員刪除。



關(guān)鍵詞: 退耦 電容

相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉