Intel描繪HPC的多核與眾核藍圖

　　Intel想要實現(xiàn)類似于GPGPU的每瓦性能，這將會在x86架構內展開。Hazra表示，這將允許應用程序從單線程代碼轉變到高度并行的代碼，且不用改變基礎模型。Intel將會為產(chǎn)品提供編譯器和運行軟件的支持，如果它取得商業(yè)成功，其他廠商將會毫無疑問的添加他們的產(chǎn)品。Intel也將會在Xeon及MIC的產(chǎn)品上提供一套通用的開發(fā)工具，兩種架構的差別也囊括在了該工具中。目標是能夠對任何x86的源碼進行重新編譯，并使其自動處理MIC指令。

　　這種思想，很顯然是為了最大程度提高程序員的生產(chǎn)效率——不僅是對新代碼，也是對代表了幾年甚至幾十年投資的傳統(tǒng)代碼。在這方面Intel似乎有優(yōu)勢。雖然Xeon-MIC混合架構仍然是一個異構平臺，它將會變得更加趨近同構，至少從一個指令方面來講，要比Xeon-GPGPU平臺要強。Hazra相信他們在Intelx86框架下所追求的路線將會允許他們提供一個更加平衡的異構系統(tǒng)。如果Intel能夠真正地實現(xiàn)從多核Xeon到眾核MIC的轉型，并且將其中的麻煩和難題減至最少，那么他們將擁有一個引人注目的HPC加速器產(chǎn)品。Hazra表示：“我們相信，隨著越來越多的應用和算法能夠利用并行化技術，MIC架構將成為一個主力。”

　　代號為“KnightsCorner”的第一款MIC產(chǎn)品采用了Intel的22nm制程工藝生產(chǎn)?？紤]到22nm晶圓極有可能用來開發(fā)批量出貨的芯片，所以我們可能在2012年以前看不到第一款MIC產(chǎn)品問世。KnightsCorner是由50個核心組成的芯片，但是Intel并沒有提供任何評估性能度量標準。

　　與此同時，Intel將繼續(xù)發(fā)展其多核Xeon生產(chǎn)線，貫穿企業(yè)和“批量”HPC市場。并不是每個HPC應用都需要眾核加速器，對于那些更加匹配粗粒并行或者專門面向單線程執(zhí)行的代碼組，Xeons芯片就是最佳的選擇。

　　Xeon生產(chǎn)線將會繼續(xù)使用Intel用在其主流的x86處理器上、12個月為周期的tick-tock開發(fā)策略。不過根據(jù)Hazra所言，MIC步調會很慢，大約18-24月的樣子，雖然在這樣的情況下每個處理器更新要囊括更多架構上的變化。這種時間策略與NVIDIA和AMD固定的GPGPU提供速度緊密一致，并在很大程度上理應得到相對低容量的加速器。

　　最大的未知數(shù)，就是Intel能否及時交付產(chǎn)品來逆轉GPGPU。NVIDIA與AMD擁有三年的領先優(yōu)勢，當?shù)谝豢钌虡I(yè)MIC芯片問市之時，這個差距甚至還會擴大到五年。Intel不需要依靠這些眾核產(chǎn)品的成功來取得再次成功，但是它在HPC上的抱負似乎卻與其緊密相關。2010年將是值得關注的一年。