使用EYEQ特性實(shí)現(xiàn)高速串行IO的最佳相位接收判決
—— Using EYEQ Characteristics to Realing Best Phase Receiver Sentence of High-Speed Serial IO
作者：陸增援 蔡海寧 Altera Corporation
時(shí)間：2011-02-18
來(lái)源：電子產(chǎn)品世界
收藏
加入技術(shù)交流群
掃碼加入
和技術(shù)大咖面對(duì)面交流
海量資料庫(kù)查詢
現(xiàn)有的很多高速串口協(xié)議，都要求很低的誤碼率，比如CEI-6G-LR(6.375G, 40英寸走線)就要求1E-15的誤碼率。為滿足此類低誤碼率要求，ALTERA高端的FPGA STRATIX IV系列，提供了片上信號(hào)質(zhì)量檢測(cè)電路(EYEQ)，幫助客戶在高速串行IO接收處找到最優(yōu)的采樣位置。
本文引用地址：http://butianyuan.cn/article/116959.htm通常眼圖的張開度是用來(lái)衡量接收端信號(hào)的質(zhì)量。片上信號(hào)質(zhì)量檢測(cè)電路(EYEQ)就是一個(gè)調(diào)試診斷工具來(lái)幫助分析接收的數(shù)據(jù)路徑，包括接收端的增益，噪聲水平。
原理
缺省情況下，CDR恢復(fù)時(shí)鐘是在眼圖的中間位置采數(shù)據(jù)，如圖1的紅色虛線位置，但是根據(jù)這個(gè)眼圖的張開程度，最佳采樣位置應(yīng)該是在綠色虛線部分。只有在綠色虛線位置，眼高最大，這樣采樣到的數(shù)據(jù)才具有最低的誤碼率。
EYEQ電路在一個(gè)完整的信號(hào)周期(UI)中，將采樣時(shí)鐘放到32個(gè)相位上，用戶可以根據(jù)每個(gè)不同相位時(shí)的誤碼率，找出最佳采樣相位。如圖2所示。
評(píng)論