28納米FPGA: 降低功耗 提高帶寬

　　控制FPGA功耗最顯著的一項技術創(chuàng)新是使用可編程功耗技術?？删幊坦募夹g能夠降低靜態(tài)功耗，而且對設計性能不會有影響。通過改變晶體管的電氣特性，StratixVFPGA可編程功耗技術以高速邏輯和低功耗邏輯的最佳組合實現了性能與功耗的完美平衡。

　　Altera在降低功耗方面引入的另一創(chuàng)新是通用I/O模塊。StratixVFPGA提供豐富的I/O特性，在支持設計人員控制功耗的同時保持產品性能。

　　在改進工藝和創(chuàng)新體系結構的同時，Altera在QuartusII軟件的功耗優(yōu)化算法方面進行了大量的投入。功耗驅動的編譯流程致力于降低設計的總功耗，它包括功耗驅動綜合和功耗驅動布局布線功能兩部分。設計工程師將時序約束簡單地設置為設計輸入過程的一部分，對設計進行綜合，可滿足性能要求。QuartusII自動平衡每個模塊功能和性能需求，并通過功耗導向的布局布線及時鐘技術來降低總功耗。QuartusII軟件含有功耗優(yōu)化向導功能，它根據當前的工程設置，提供某些功耗優(yōu)化建議。功耗顧問為設計人員介紹功耗分析最佳策略，向設計人員提出功耗優(yōu)化建議，這樣，設計人員可以充分利用硬件和軟件功能來降低設計功耗。

　　Altera全面的解決方案幫助StratixV用戶獲得了很多優(yōu)勢，這是一款性能更好、功耗更低的FPGA，通過大量的硬核IP增強集成度，極大地提高了靈活性，StratixVFPGA是寬帶和低功耗高端應用的理想器件。