Tensilica提供從RTL到GDSII的設(shè)計(jì)途徑

　　Tensilica公司日前宣布與Cadence設(shè)計(jì)系統(tǒng)公司合作，為雙方的客戶提供了一條從RTL

到首次流片可預(yù)測的設(shè)計(jì)途徑。Tensilica-Cadence Encounter® 從RTL到GDSII的設(shè)計(jì)方法學(xué)簡化了基于Tensilica最新鉆石系列標(biāo)準(zhǔn)處理器內(nèi)核的SOC設(shè)計(jì)的開發(fā)。鉆石系列標(biāo)準(zhǔn)處理器內(nèi)核包括了6款從最低32位控制器到業(yè)界最高性能的DSP的處理器內(nèi)核。Tensilica公司還宣布了，它現(xiàn)在是Cadence公司OpenChoice IP計(jì)劃的會(huì)員。OpenChoice IP計(jì)劃提高了不同技術(shù)間的互操作性，促進(jìn)了IP核之間的協(xié)同工作，使Cadence的客戶可以獲得領(lǐng)先IP核提供商的產(chǎn)品。 　  
　　Encounter數(shù)字IC設(shè)計(jì)平臺(tái)集成了全局RTL和物理綜合、高性能SI監(jiān)控（SI-aware）布線、以及復(fù)雜的納米分析和優(yōu)化，可理想的用于大規(guī)模、低功耗、高產(chǎn)能和其他要求嚴(yán)格的設(shè)計(jì)挑戰(zhàn)，并且通過了65納米節(jié)點(diǎn)的量產(chǎn)驗(yàn)證。 　  

　　Cadence公司產(chǎn)品市場副總裁Eric Filseth表示，“Encounter是流行的從RTL到GDSII用于設(shè)計(jì)低功耗和高性能SoC系統(tǒng)的設(shè)計(jì)平臺(tái)。在該方法學(xué)中，通過對基于Tensilica公司Xtensa架構(gòu)的鉆石系列標(biāo)準(zhǔn)處理器內(nèi)核的支持，我們?yōu)榭蛻籼峁┝藢⑦@些核嵌入到SoC中去的另一個(gè)有利方法。我們的客戶采用這種方法學(xué)可以減少幾個(gè)星期的設(shè)計(jì)周期?！?