新聞中心

Xilinx FPGA的Fast Startup

作者:Joachim Meyer 時(shí)間:2011-11-11 來源:電子產(chǎn)品世界 收藏

  表4表示配置時(shí)間的測(cè)量結(jié)果。對(duì)于這些結(jié)果,我們實(shí)現(xiàn)并比較了完整設(shè)計(jì)的一個(gè)標(biāo)準(zhǔn)比特流和一個(gè)壓縮比特流以及使用部分初始比特流的Fast Startup方法。該表列出了針對(duì)不同SPI總線帶寬和不同配置速率(CR)設(shè)置的配置時(shí)間。不出所料,配置時(shí)間與比特流大小成正比。由于使用快速配置,時(shí)鐘沒有影響清倉過程(housecleaning process),高CR設(shè)置的比率(按百分比)發(fā)生了變化。

本文引用地址:http://butianyuan.cn/article/125814.htm

  在硬件中驗(yàn)證

  我們開發(fā)的高級(jí)配置方法可以稱為優(yōu)先化的啟動(dòng),因?yàn)樗謨刹脚渲闷骷?。這種方法不僅對(duì)于解決現(xiàn)代中配置時(shí)間不斷增加的挑戰(zhàn)是必不可少,而且也能在很多現(xiàn)代應(yīng)用中得到使用,如PCI Express或基于CAN的汽車系統(tǒng)。

  除了提出高優(yōu)先級(jí)初始配置方法,我們還在硬件中對(duì)這種方法進(jìn)行了驗(yàn)證。我們使用并測(cè)試了針對(duì)Fast Startup的工具流程和方法,以在Spartan-6評(píng)估板(SP605)上實(shí)現(xiàn)基于CAN的汽車ECU,以及在Virtex-6原型板上實(shí)現(xiàn)視頻設(shè)計(jì)。通過使用這種新穎的方法,我們減小了初始比特流大小,從而使配置時(shí)間改進(jìn)了84%(與標(biāo)準(zhǔn)完整配置方案相比)。

  將在針對(duì)7系列的軟件中支持針對(duì) PCI Express應(yīng)用的Fast Startup概念,并通過優(yōu)化的實(shí)現(xiàn)方法簡(jiǎn)化其使用。在7系列中,新的兩步比特流方法是實(shí)現(xiàn)起來最簡(jiǎn)單最低成本的方法。設(shè)計(jì)FPGA時(shí),用戶可以通過一個(gè)簡(jiǎn)單的軟件開關(guān)實(shí)現(xiàn)兩級(jí)比特流。該比特流的第一級(jí)僅包含配置時(shí)序關(guān)鍵模塊需要的配置幀。配置時(shí),會(huì)產(chǎn)生一個(gè)FPGA STARTUP序列,關(guān)鍵模塊變成活動(dòng)模塊,這樣就可輕易滿足100毫秒時(shí)序要求。當(dāng)時(shí)序關(guān)鍵模塊運(yùn)行時(shí)(例如PCI Express枚舉/配置系統(tǒng)過程正在進(jìn)行),剩下的FPGA配置得以加載。兩級(jí)比特流方法能夠使用便宜的閃存器件存儲(chǔ)比特流。

  參考資料

  [1]PCI Express底層規(guī)范(PCI Express Base Specification),版本1.1,PCI-SIG,2005年3月

  [2]M. Huebner, J. Meyer, O. Sander, L.Braun, J. Becker, J. Noguera和R.Stewart, “基于部分及動(dòng)態(tài)重配置的快速順序FPGA啟動(dòng)”( PCI Express Base Specification),IEEE計(jì)算機(jī)學(xué)會(huì)VLSI年度研討會(huì)(ISVLSI),2010年7月

  [3]層次設(shè)計(jì)方法指南,UG748, v12.1, ,2010年5月

  [4]B. Sellers, J. Heiner, M. Wirthlin和J. Kalb, “通過幀摘除和部分重配置壓縮比特流”( Bitstream compression through frame removal and partial reconfigura- tion),現(xiàn)場(chǎng)可編程邏輯(和應(yīng)用國際大會(huì)FPL),2009年9月

  [5]J. Meyer, J. Noguera, M. Huebner, L. Braun, O. Sander, R. Mateos Gil, R. Stewart, J. Becker, “利用動(dòng)態(tài)部分重配置快速啟動(dòng)Spartan-6 FPGA”( Fast Startup for Spartan-6 FPGAs using dynamic partial reconfiguration),歐洲設(shè)計(jì)、自動(dòng)化與測(cè)試研討會(huì)(DATE ‘11),2011年

  [6]“通過部分重配置快速配置PCI Express技術(shù)”( Fast Configuration of PCI Express Technology through Partial Reconfiguration),XAPP883, v1.0, , 2010年11月,http://www.xilinx.com/ support/documentation/application_notes/xapp883_Fast_Config_PCIe.pdf.


上一頁 1 2 3 4 5 下一頁

關(guān)鍵詞: 賽靈思 Xilinx FPGA

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉