堆疊硅片互聯(lián)技術(shù)的可行性

　　針對硬件定制市場的分析體現(xiàn)了市場增長情況，但由于市場發(fā)展受到各種設(shè)計方法局限性的約束，例如標準單元 ASIC 設(shè)計成本非常高，因而客戶需要等待 12 個月的時間才能獲得原型。

　　不過，可編程邏輯市場到 2015 年之前的增速都會超過總體 IC 市場，因為 FPGA 解決方案不斷發(fā)展，功能越來越先進、越來越強大。由于全球經(jīng)濟環(huán)境的不景氣，整體半導(dǎo)體市場的發(fā)展可能在 2013 年減速。

　　采用賽靈思堆疊硅片互聯(lián)技術(shù)使我們能夠獲得一部分標準單元 ASIC 和 ASSP 市場，下表顯示了 FPGA 市場發(fā)展的量化情況。

　　表2

　　市場前景(新技術(shù))

　　
IBS 公司，“堆疊硅片互聯(lián)技術(shù)的可行性”，2010 年 10 月

　　到 2015 年，FPGA 市場采用賽靈思新技術(shù)所實現(xiàn)的潛在增長可達 34.32 億美元(不包含原有的 FPGA 市場)。因此，除了快速接受28nm 高門數(shù) FPGA 產(chǎn)品產(chǎn)生的短期影響之外，我們還能獲得長期財政收益。長期收益才是體現(xiàn)新技術(shù)價值的戰(zhàn)略優(yōu)勢所在。

　　如果賽靈思決定除了分區(qū) FPGA 功能之外還進一步集成不同的 IC 模塊并提供應(yīng)用解決方案，那么與表中所示的水平相比甚至還將實現(xiàn)更大的上升空間。此外，如果賽靈思能夠?qū)崿F(xiàn)超高容量的 FPGA 產(chǎn)品(需要大型中介層)，則能獲得額外的發(fā)展?jié)摿Α?/p>

　　5. 結(jié)論

　　賽靈思的新技術(shù)概念極富創(chuàng)新性，采用了在大批量制造中業(yè)經(jīng)驗證的技術(shù)，不僅具有較低的風(fēng)險，而且還能為客戶提供顯著的優(yōu)勢并為賽靈思帶來良好的財務(wù)回報。

　　相關(guān)優(yōu)勢如下：

• 　　加快 28nm 大容量 FPGA 產(chǎn)品的上市進度，預(yù)計 20nm 及更先進工藝節(jié)點的產(chǎn)品也能從中受益。堆疊硅片互聯(lián)技術(shù)的性能和可靠性水平與集成型設(shè)計旗鼓相當，能夠為客戶提供可選用低成本集成型產(chǎn)品的無縫接口。
• 　　能夠?qū)⒂布δ芑旌弦宰鳛槎嘈酒鉀Q方案的一部分，這大大豐富了系統(tǒng)的架構(gòu)內(nèi)容。這種方案不但能讓客戶受益匪淺，也使賽靈思 FPGA 產(chǎn)品能實現(xiàn)更高的系統(tǒng)價值。

　　通過高效利用業(yè)經(jīng)驗證的 TSV 技術(shù)以及低時延中介層結(jié)構(gòu)，賽靈思進一步擴展了 FPGA 產(chǎn)品的功能。賽靈思使用的技術(shù)已用于大批量制造環(huán)境之中，能確保最終產(chǎn)品的高質(zhì)量和高可靠性，客戶的風(fēng)險將會非常低。