ASIC設計服務何去何從？高端應用和中國客戶是兩大關鍵詞

　　高質量、寬泛、一站式IP解決方案

　　ASIC的一個關鍵特點就是其復雜性(Complexity)，隨著系統(tǒng)越來越復雜，對于IP有著寬泛和可靠性方面的要求，使用量也越來越大。種類齊全的經(jīng)過驗證的一站式IP供應是富士通半導體帶給高端SoC客戶的又一獨特價值。如下圖所示，SOC設計中需要各種類型的IP，例如USB、HDMI、PCIE、SATA、MIPI、ARM CPU、AD/DA等，富士通半導體都有與之相應的IP積累。　　

 

　　富士通半導體的IP分為兩種，一種是富士通半導體自己開發(fā)的IP，另一種是從第三方購買的IP。在IP的管理上，富士通半導體有它獨特的方法，即IPV (IP Verification flow)，遵循這樣獨特的設計和驗證流程就可以保證打上富士通Logo的IP質量。這樣就在客戶和第三方IP提供商之間又加了一道保險。

　　“富士通半導體本身是一個IDM的公司，我們有自己的產(chǎn)品，本身就會考慮到自己產(chǎn)品量產(chǎn)的質量，所以會做很嚴格的質量管控，在自己的產(chǎn)品上做驗證。經(jīng)過富士通整個大的平臺的驗證，IP的質量肯定會更有保證。” 陳博宇補充。

　　此外，富士通半導體經(jīng)過嚴格評估和量產(chǎn)驗證的IP能夠省去客戶為尋找各個IP而去和不同IP供應商談判的時間。由于富士通半導體有很多合作伙伴，擁有非常大的客戶群，因此能夠拿到更具優(yōu)勢的價格，這對資金壓力巨大的SoC設計廠商來講無疑非常重要。從芯片的風險角度講，一旦芯片出現(xiàn)IP的質量問題，客戶也無需為此而在各個IP供應商之間周旋。從成本角度，富士通半導體所提供的打包IP方案也會幫助節(jié)省客戶初期的IP 投入。

　　系統(tǒng)方案幫助客戶專注于核心設計

　　當半導體工藝節(jié)點從65nm向下發(fā)展到16/14nm的過程中，ASIC設計的成本增長是巨大的，現(xiàn)在動輒上百萬的NRE費用可是失敗不起的，這樣SoC的系統(tǒng)前期驗證就變得非常重要。不過，不用擔心，富士通半導體已經(jīng)為您準備好了SoC驗證平臺。如下圖6所示，這包括ARM-SoC Platform和系統(tǒng)原型開發(fā)套件(System prototyping kit)?！　?/p>