一種基本信號(hào)產(chǎn)生器的設(shè)計(jì)與實(shí)現(xiàn)

SOPC是以PLD取代ASIC，更加靈活、高效的SOC解決方案。SOPC的設(shè)計(jì)是通過以IP核為基礎(chǔ)、以硬件描述語言為主的設(shè)計(jì)手段，并借助于以計(jì)算機(jī)為平臺(tái)的EDA工具進(jìn)行的。它代表一種新型的系統(tǒng)設(shè)計(jì)技術(shù)，也是一種軟硬件協(xié)同設(shè)計(jì)技術(shù)。可以方便地將硬件系統(tǒng)與常規(guī)軟件集成在單一可編程芯片中。它可編程的靈活性和IP設(shè)計(jì)的重用性保證了產(chǎn)品的差異性，并縮短面市時(shí)間，也無需庫存和一次性投片費(fèi)用，降低了投資風(fēng)險(xiǎn)。所以相對(duì)于ASIC具有獨(dú)特的優(yōu)勢(shì)，與ASIC一起形成共存互補(bǔ)的局面。

介紹一種基于SOPC的基本信號(hào)產(chǎn)生器的設(shè)計(jì)技術(shù)，以Altera公司EP1C6Q240C8為硬件核心，把軟核CPU嵌入到FPGA之中構(gòu)成片上系統(tǒng)(SOPC)，并結(jié)合存儲(chǔ)電路、高速DAC電路、LCD電路、鍵盤電路、JTAG配置電路以及電源電路等進(jìn)行了硬件電路的設(shè)計(jì)，以此實(shí)現(xiàn)基本信號(hào)產(chǎn)生器。闡述了各主要模塊設(shè)計(jì)方案，并給出軟硬件測(cè)試圖。通過示波器觀察，滿足了系統(tǒng)設(shè)計(jì)要求，達(dá)到預(yù)期目標(biāo)。

　　1 系統(tǒng)設(shè)計(jì)方案

　　本系統(tǒng)采用以EP1C6Q240C8為核心的設(shè)計(jì)方案，如圖1所示。

　　方案利用了FPGA優(yōu)秀的集成特性，把Nios IICPU模塊、DDS模塊、4×4鍵盤掃描模塊等集成在FPGA上實(shí)現(xiàn)，外部只接少量的電源模塊、DAC模塊以及其他輸入輸出設(shè)備。把傳統(tǒng)的完全基于硬件的大部分工作轉(zhuǎn)換成在PC機(jī)上通過軟件設(shè)計(jì)編程來實(shí)現(xiàn)，減小了系統(tǒng)設(shè)計(jì)的復(fù)雜性。

　　工作原理如圖1所示。外接4×4鍵盤根據(jù)1602液晶顯示，通過FPGA的鍵盤掃描模塊向NiosⅡCPU發(fā)送鍵盤掃描碼，NiosII CPU根據(jù)接收到的掃描碼產(chǎn)生相應(yīng)的信號(hào)數(shù)據(jù)以及控制信號(hào)，并通過PIO傳送給FPGA中的DDS模塊，之后DAC器件將DDS產(chǎn)生的8位信號(hào)數(shù)據(jù)進(jìn)行數(shù)模轉(zhuǎn)換，從而產(chǎn)生任意頻率的方波、三角波、正弦波。

　　2 系統(tǒng)實(shí)現(xiàn)

　　本系統(tǒng)實(shí)現(xiàn)主要分3個(gè)層次：電路板級(jí)設(shè)計(jì)、FPGA硬件設(shè)計(jì)以及Nios II軟件程序設(shè)計(jì)。

　　2.1 電路板級(jí)

　　在電路板級(jí)設(shè)計(jì)中，采用Altera公司的EP1C6Q240C8作為設(shè)計(jì)核心，如圖3所示。由于FPGA配置數(shù)據(jù)掉電后會(huì)丟失，所以需要另外搭配一個(gè)配置芯片。EPCS1是Altera的專用配置芯片，專門用于存貯對(duì)FPGA的配置數(shù)據(jù)，以保證在FPGA掉電后還能夠保存配置信息，再次上電時(shí)FPGA芯片會(huì)自動(dòng)從EPCS1中讀取數(shù)據(jù)進(jìn)行配置。

　　為了便于功能更新以及擴(kuò)展，在FPGA外加上Flash、SRAM和SDRAM作為FPGA的程序和數(shù)據(jù)存儲(chǔ)器的擴(kuò)展，地址線通過EXT_ADDR引出，數(shù)據(jù)線通過EXT_DATA引出，增加電路的擴(kuò)展性。

　　FPGA中DDS模塊的雙口RAM中輸出的數(shù)據(jù)為8位數(shù)字信號(hào)，只有通過DAC轉(zhuǎn)換電路才能將數(shù)據(jù)轉(zhuǎn)換成相應(yīng)的模擬信號(hào)。綜合分辨力、轉(zhuǎn)換速度以及接口方式等要求，本設(shè)計(jì)采用ADI公司的AD9708作為系統(tǒng)DAC器件。AD9708的數(shù)據(jù)線和時(shí)鐘線與FPGA的I/O腳連接。AD9708的數(shù)字地和模擬地在片內(nèi)是獨(dú)立的，應(yīng)通過外部引腳將其連接在一起。同樣，模擬電源和數(shù)字電源在內(nèi)部也是獨(dú)立的，為了減少來自數(shù)字電源的噪聲，可在模擬電源輸入端串聯(lián)一個(gè)磁珠再與數(shù)字電源連在一起。

　　2.2 FPGA硬件設(shè)計(jì)

FPGA硬件設(shè)計(jì)是建立在電路板設(shè)計(jì)基礎(chǔ)上的對(duì)FPGA芯片功能的設(shè)計(jì)，將一些可以在電路板上實(shí)現(xiàn)的功能在FPGA內(nèi)部通過采用硬件描述語言或搭建模塊的方式來實(shí)現(xiàn)，減少了上層設(shè)計(jì)的工作量以及系統(tǒng)硬件的風(fēng)險(xiǎn)。通常本層設(shè)計(jì)是通過通用計(jì)算機(jī)平臺(tái)上的可視化編程軟件實(shí)現(xiàn)的，本設(shè)計(jì)采用Altera公司的Quartus II 8.1系列設(shè)計(jì)工具。

　　2.2.1 DDS模塊設(shè)計(jì)

　　如圖4所示，頻率控制字鎖存器保存頻率設(shè)置字M。雙口RAM的寫地址、寫數(shù)據(jù)以及寫使能端口完成對(duì)RAM中1 024 Byte數(shù)據(jù)的更新，N位累加器輸出結(jié)果的高10位作為雙口RAM的讀地址。在系統(tǒng)時(shí)鐘fclk的作用下累加器根據(jù)頻率控制字M輸出連續(xù)變化或跳躍變化的地址，雙口RAM循環(huán)輸出相應(yīng)地址單元中的8位數(shù)據(jù)，此8位數(shù)據(jù)接到DAC輸入口。

　　假設(shè)雙口RAM中存放一個(gè)周期的正弦信號(hào)數(shù)據(jù)，那么此時(shí)DAC輸出的正弦信號(hào)的頻率fout=fclk×M/2N，同理，當(dāng)雙口RAM中存放的是方波或者三角波數(shù)據(jù)時(shí)，DAC也會(huì)輸出相應(yīng)頻率的信號(hào)。

　　模塊中32位頻率控制字鎖存器，是用VerilogHDL語言實(shí)現(xiàn)的，并生成自定義模塊以供上層原理圖調(diào)用。N位累加器和雙口RAM是利用Quar-tus II8.1中的MegaWizard Plug-IN manager定制實(shí)現(xiàn)。

　　2.2.2 定制Nios II CPU

　　32位的Nios II軟核是該基本信號(hào)發(fā)生器的核心模塊，主要用于人機(jī)界面的控制、鍵盤值的讀取以及控制DDS模塊輸出信號(hào)的頻率和樣式。

　　如圖1所示，CPU與外圍設(shè)備之間要添加相應(yīng)的外圍接口，通過Avalon總線與相關(guān)部件相連，通過Avalon的讀寫時(shí)序?qū)Ω鱾€(gè)設(shè)備進(jìn)行操作。在SOPCBuilder中可以提供眾多IP核，通過定制即可完成相應(yīng)系統(tǒng)的設(shè)計(jì)。

　　在軟核定制過程中，I/O接口設(shè)計(jì)充分體現(xiàn)了軟核設(shè)計(jì)的可裁減優(yōu)勢(shì)，根據(jù)系統(tǒng)設(shè)計(jì)的要求，任意改變IO口的個(gè)數(shù)和類型，使用方便。根據(jù)本設(shè)計(jì)功能的要求，確定IO口如表1所示。