DDR3存儲器接口控制器IP核在視頻數(shù)據(jù)處理中的應(yīng)用

　　DDR3存儲器控制器應(yīng)支持廣泛的存儲器速率和配置，以滿足各種應(yīng)用需求。例如，Lattice ECP3 DDR3存儲器控制器支持高達(dá)800Mb/s的DDR3器件速率，8至64位的存儲器數(shù)據(jù)通道（帶有x8或x16 DDR3器件），并且同時支持雙列直插式存儲器塊（Dual Inline Memory Modules，DIMM）和單個存儲器的器件。

　　DDR3存儲器控制器必須為各種存儲器訪問實(shí)現(xiàn)不同的時序要求。一些要求對于我們的目標(biāo)應(yīng)用來說非常重要，包括以下幾個方面：

• 　　DDR3存儲器使用“類似cache”的bank進(jìn)行組織，每個器件帶有8個bank。訪問最近工作（打開）的bank比訪問未工作的（關(guān)閉）的bank速度快。
• 　　可使用4位、8位或交叉存取方式進(jìn)行突發(fā)（burst）模式讀訪問。
• 　　根據(jù)存儲器速率和用戶設(shè)置，CAS和寫延遲都是可變的。從讀請求轉(zhuǎn)換為寫請求需要額外的延遲時間，因為雙向的數(shù)據(jù)總線必須改變傳輸方向。

　　針對視頻處理的IP核實(shí)現(xiàn)

　　為了使存儲器數(shù)據(jù)帶寬和效率最大化，針對視頻處理設(shè)計的IP核實(shí)現(xiàn)需根據(jù)DDR3存儲器特性使用相匹配的算法。下面列出了一些重要的實(shí)現(xiàn)考慮。

• 　　使用突發(fā)（Burst）模式的數(shù)據(jù)訪問

　　DDR3存儲器可通過突發(fā)模式訪問，突發(fā)模式在數(shù)據(jù)以數(shù)據(jù)塊形式存放（如視頻處理應(yīng)用）的應(yīng)用中是非常有效的。同樣，通過將視頻數(shù)據(jù)以優(yōu)化的方式放入8個bank中，數(shù)據(jù)傳輸帶寬和之后的數(shù)據(jù)處理率可維持在一個高速的水平。在我們的示例中有4個視頻源，因此如果我們?yōu)槊總€視頻源使用2個bank（一個用作存儲緩沖器，另一個用作處理緩沖器），這將使DDR3保持高傳輸效率。高效的DDR3存儲器控制器應(yīng)當(dāng)基于每個bank的狀態(tài)，使用最快的訪問時間處理突發(fā)讀和寫。此外，視頻處理器將事務(wù)分組，使總線換向時間最小化并進(jìn)一步提高存儲器帶寬。 更高帶寬的數(shù)據(jù)緩沖分配

　　來自視頻源1的數(shù)據(jù)可通過FIFO讀取并存儲到DDR3存儲器中的Bank 1。這將是一個只寫操作，可以使用突發(fā)模式來保持傳輸?shù)母咝?。一旦一個數(shù)據(jù)包保存到Bank 1，視頻處理器可從Bank 1讀出數(shù)據(jù)，對其進(jìn)行操作并存入Bank 2。這些操作都可使用突發(fā)模式，因此總線換向的花銷僅占用存儲器帶寬的很小的百分比。一旦Bank 2中的數(shù)據(jù)經(jīng)過處理后可被讀出，還是使用突發(fā)模式，然后發(fā)送到PCI Express接口，再傳輸?shù)絟ub。盡可能地保持存儲器bank為打開狀態(tài)可使得控制器使用最短的存儲器訪問時間，從而提高了效率。

• 　　使用交叉存取的并行數(shù)據(jù)處理

　　數(shù)據(jù)讀可在bank之間切換或交叉存取，而無需大量延遲或總線換向時間。因此，只要處理硬件能夠支持，多個視頻流可通過視頻處理器同時處理。當(dāng)處理好的數(shù)據(jù)寫回DDR3存儲器時，多個寫操作也可以通過交叉存取來提高帶寬。一個易于使用和可預(yù)測的存儲器控制器，如：ECP3 DDR3存儲器控制器，在用戶基于其對數(shù)據(jù)處理的基本算法的了解的情況下來分配存儲器緩沖區(qū)時，可以最小的硬件和軟件開銷來實(shí)現(xiàn)最大的帶寬。

• 　　刷新和初始化

　　因為DDR3存儲器中的數(shù)據(jù)必須定期進(jìn)行刷新，一些存儲器訪問必須分配給刷新操作。DDR3控制器應(yīng)支持自動刷新指令隊列，它可能是深度為8的指令集，可以作為一個指令組來執(zhí)行，以使效率最大化。DDR3器件的初始化過程是非常繁復(fù)的并且很容易出錯，特別是在手動執(zhí)行時。DDR3控制器的初始化模塊應(yīng)該通過與用戶邏輯的一次簡單的握手，自動初始化存儲器，從而極大地簡化了接口設(shè)計。

• 　　流水線的指令處理

　　存儲器控制器應(yīng)當(dāng)使用指令流水線來提高吞吐率，在當(dāng)前指令出現(xiàn)在存儲器接口時，譯碼隊列中的下一條指令。這種方法提供了高于雙周期存儲器控制器100%的吞吐量。