ARM和DSP設(shè)計(jì)的地震加速度信號(hào)處理系統(tǒng)

解調(diào)輸出信號(hào)：

結(jié)合式(1)和式(3)即可求出加速度a(t)．

3 信號(hào)處理的硬件實(shí)現(xiàn)

信號(hào)處理子系統(tǒng)的原理框圖如圖3所示。

以ARM(選用飛利浦公司的LPC2214)和DSP(Ti公司的TMS320VC5402)為核心，外擴(kuò)信號(hào)調(diào)理、A／D采集、網(wǎng)絡(luò)控制及液晶顯示模塊．以ARM作為系統(tǒng)控制中心，控制A／D轉(zhuǎn)換器進(jìn)行地震加速度已調(diào)信號(hào)的采集，經(jīng)DSP的HPI接口將數(shù)據(jù)存儲(chǔ)到DSP內(nèi)部RAM 中．完成解調(diào)信號(hào)的網(wǎng)絡(luò)傳輸控制、實(shí)時(shí)顯示以及TMS320VC5402的HPI引導(dǎo)裝載．而DSP主要進(jìn)行信號(hào)運(yùn)算，完成解調(diào)和FFT頻譜分析．

LPC2214控制器片內(nèi)有16 kbits RAM和256 kbitsFLASHl 31．為了便于系統(tǒng)升級(jí)，擴(kuò)展了128 kbits的外部RAM 和2 Mbits的外部FLASH．由于DSP要對(duì)大量的數(shù)據(jù)進(jìn)行運(yùn)算，而內(nèi)部RAM 空間有限且還要用于存放上電復(fù)位后的boot loader程序，所以擴(kuò)展128 kbits外部RAM．

LPC2214有bank。 bank 4個(gè)外部存儲(chǔ)器組，而對(duì)于圖3中的系統(tǒng)設(shè)計(jì)，ARM擴(kuò)展的存儲(chǔ)器或外部I／O器件有6個(gè)．所以利用片選信號(hào)CS3、地址線A23、A22、A21和一片138譯碼器進(jìn)行地址空間細(xì)分，此片外存儲(chǔ)器或I／O 器件屬于bank，組， 所用地址為0x83000000～0x83ffffff。

3．1 信號(hào)調(diào)理及A，D采集電路

信號(hào)調(diào)理最主要目的是為了去除信號(hào)中的噪聲，使被測(cè)電壓范圍和AD采樣范圍相匹配以提高采樣精度．本系統(tǒng)選用Anolog Device公司的ADA4861—3專用放大芯片．該芯片集成了3路放大器．采用單5 V供電．通過(guò)調(diào)節(jié)外接電阻的阻值可以獲得1～1 900的放大增益，輸出具有良好的線性度和溫度穩(wěn)定性．由于放大電路集成在芯片中．故減少了噪聲的引入．

選擇MD芯片主要考慮的性能指標(biāo)有分辨率、轉(zhuǎn)換速率、輸入通道數(shù)、信噪比、輸出接口等參數(shù)．因?yàn)樗杉?a class="contentlabel" href="http://butianyuan.cn/news/listbylabel/label/加速度">加速度信號(hào)頻率在1 kHz以內(nèi)．．根據(jù)奈圭斯特定理采樣頻率 >2 kHz就能無(wú)失真地恢復(fù)原信號(hào)，輸入信號(hào)有3路，綜合考慮以上因素本系統(tǒng)選用Anolog Device公司生產(chǎn)的AD7655芯片．該芯片支持4路輸入(INA1、INA2、INB。、INB2)，轉(zhuǎn)換位數(shù)達(dá)16位，1MSPS的轉(zhuǎn)換速率，單電源+5 V供電，串／并口輸出方式，雙通道同步采樣．采樣由A。引腳電平控制，A0=0，INA1／INB1采樣同步；A o=1，INA~NB2采樣同步問(wèn)．參考電壓 面接2．5 V，分辨率為2×VREF／655 36，約為76-3 V．