基于FPGA的數(shù)據(jù)采集板設(shè)計(jì)與實(shí)現(xiàn)

把實(shí)測(cè)數(shù)據(jù)導(dǎo)到Matlab進(jìn)行分析, 得到鏡頻抑制比滿足系統(tǒng)的要求, 如圖7所示。

圖7　系統(tǒng)實(shí)測(cè)數(shù)據(jù), 低通濾波法頻率歸一化后的鏡頻抑制比數(shù)據(jù)采集板實(shí)物圖, 如圖8所示。

3　結(jié)束語
文中設(shè)計(jì)的基于CPCI總線的數(shù)據(jù)采集板, 8路信號(hào)同時(shí)采集并處理, 兼?zhèn)鋸?qiáng)大的數(shù)據(jù)處理能力和高實(shí)時(shí)性。整個(gè)系統(tǒng)實(shí)現(xiàn)的是數(shù)字正交采樣, 無論是中頻采樣, 還是數(shù)字下變頻, 都有一定的通用性, 在以后類似的應(yīng)用中, 無需重新設(shè)計(jì), 只需通過資源分配和算法的再實(shí)現(xiàn), 足以達(dá)到預(yù)期的效果, 保證可靠性的同時(shí)也大大的縮短了研制周期。

圖8　數(shù)據(jù)采集板實(shí)物圖

實(shí)時(shí)性。整個(gè)系統(tǒng)實(shí)現(xiàn)的是數(shù)字正交采樣, 無論是中頻采樣, 還是數(shù)字下變頻, 都有一定的通用性, 在以后類似的應(yīng)用中, 無需重新設(shè)計(jì), 只需通過資源分配和算法的再實(shí)現(xiàn), 足以達(dá)到預(yù)期的效果, 保證可靠性的同時(shí)也大大的縮短了研制周期。