新聞中心

EEPW首頁(yè) > 嵌入式系統(tǒng) > 設(shè)計(jì)應(yīng)用 > 基于ARM微處理器的機(jī)載語(yǔ)音告警系統(tǒng)設(shè)計(jì)

基于ARM微處理器的機(jī)載語(yǔ)音告警系統(tǒng)設(shè)計(jì)

作者: 時(shí)間:2010-12-08 來(lái)源:網(wǎng)絡(luò) 收藏

摘要:針對(duì)某型現(xiàn)代軍用飛機(jī)的研制要求,設(shè)計(jì)了基于微處理器的機(jī)栽語(yǔ)音告警系統(tǒng)。該系統(tǒng)硬件設(shè)計(jì)采用立體數(shù)字語(yǔ)音轉(zhuǎn)換器,并對(duì)語(yǔ)音采 用差分方式輸出以提高抗干擾能力,設(shè)計(jì)了50 ms掉電保護(hù)。軟件采用U-Boot的移植及告警命令優(yōu)先級(jí)的調(diào)度處理技術(shù),并將大語(yǔ)音庫(kù)從NAND Flash直接加載到SDRAM中,減小發(fā)音間隔。其應(yīng)用結(jié)果表明,該機(jī)載語(yǔ)音告警系統(tǒng)能根據(jù)戰(zhàn)場(chǎng)形勢(shì)變化解析告警命令后對(duì)飛行員發(fā)出告警語(yǔ)音,并且接收 到告警命令到發(fā)出告警語(yǔ)音間隔小于40 ms,適應(yīng)現(xiàn)代復(fù)雜多變的戰(zhàn)場(chǎng)環(huán)境,告警語(yǔ)音音質(zhì)清晰、無(wú)間斷音。
關(guān)鍵詞:語(yǔ)音告警;;音頻芯片;掉電保護(hù);U-Boot的移植

飛機(jī)語(yǔ)音告警系統(tǒng)是新型飛機(jī)必備的一種機(jī)載設(shè)備,其作用是將飛機(jī)當(dāng)前的工作狀態(tài)、危險(xiǎn)狀況或者通過(guò)數(shù)據(jù)鏈獲取的作戰(zhàn)任務(wù)命令,實(shí)時(shí)以語(yǔ)音方式告知飛行員。 在飛機(jī)飛行過(guò)程中飛行員一般是通過(guò)安裝在座艙里的操作臺(tái)、儀表和告警信號(hào)燈來(lái)了解飛機(jī)各個(gè)系統(tǒng)的工作狀態(tài)。由于飛行員在飛行時(shí)為完成相應(yīng)的飛行任務(wù),注意 力高度集中在飛行高度、速度和雷達(dá)參數(shù)等數(shù)據(jù)信息上,對(duì)飛機(jī)故障信息的注意力要相對(duì)弱一些,這樣就會(huì)出現(xiàn)飛行員不能及時(shí)地對(duì)故障采取措施,從而導(dǎo)致嚴(yán)重的 飛行事故。同時(shí),目前大多數(shù)新研制或改裝的飛機(jī)都有數(shù)據(jù)鏈系統(tǒng),許多作戰(zhàn)任務(wù)命令不再單純依靠地面指揮人員或長(zhǎng)機(jī)的語(yǔ)音傳達(dá),可通過(guò)數(shù)據(jù)鏈或根據(jù)戰(zhàn)場(chǎng)態(tài)勢(shì) 產(chǎn)生,并及時(shí)告知飛行員,因此,針對(duì)某新型飛機(jī)的研制要求,設(shè)計(jì)了基于單片機(jī)的語(yǔ)音告警系統(tǒng)。

1 系統(tǒng)總體框架設(shè)計(jì)與工作原理
語(yǔ)音告警系統(tǒng)由以下6部分組成:語(yǔ)音命令輸入單元、語(yǔ)音命令真?zhèn)魏蛢?yōu)先權(quán)判斷單元、告警語(yǔ)音播放單元、電源及其監(jiān)控單元、自檢測(cè)單元和調(diào)試接口,系統(tǒng)設(shè)計(jì)框圖如圖l所示。

本文引用地址:http://butianyuan.cn/article/151268.htm

a.JPG


系統(tǒng)的語(yǔ)音告警數(shù)據(jù)可以通過(guò)JTAG預(yù)先裝載到非遺失的NAND Flash中,系統(tǒng)上電后自動(dòng)將告警軟件和語(yǔ)音告警數(shù)據(jù)加載到SDRAM中。系統(tǒng)工作時(shí),通過(guò)RS422接收外系統(tǒng)傳來(lái)的一個(gè)或多個(gè)告警命令,按照告警命 令的優(yōu)先級(jí)依次發(fā)出告警語(yǔ)音。當(dāng)新的告警命令優(yōu)先級(jí)高于當(dāng)前告警命令時(shí),中斷當(dāng)前告警語(yǔ)音;當(dāng)高優(yōu)先級(jí)的告警命令處理結(jié)束后,接著依次發(fā)出較低一級(jí)的告警 語(yǔ)音。

2 硬件設(shè)計(jì)
2.1 ARM處理器單元
ARM處理器單元由S3C2440型ARM、存儲(chǔ)單元的NAND Flash和SDRAM組成。
2.1.1 S3C2440尋址原理
S3C2440是基于ARM920T內(nèi)核的16/32位RISC微處理器,提供32位地址總線,可以訪問(wèn)4 Gb的線性地址空間,而S3C2440的內(nèi)部地址總線是30 b,能夠訪問(wèn)的最大外部地址空間是1 GB,可見S3C2440僅利用ARM920T32位地址空間的低30位。S3C2440將1 GB的外部地址空間分成了8個(gè)存儲(chǔ)器組,每個(gè)組的大小128 MB,其中6個(gè)用于ROM、SRAM等存儲(chǔ)器,2個(gè)用于ROM、SRAM、SDRAM存儲(chǔ)器。S3C2440對(duì)外尋址時(shí),采用了部分譯碼的方式,低位地址 線用于外圍存儲(chǔ)器的片內(nèi)尋址,高位地址線用于外圍存儲(chǔ)器的片外尋址。高3位ADDR[29:27]來(lái)選擇該地址屬于哪一個(gè)
存儲(chǔ)器組,ADDR[26:0]來(lái)實(shí)現(xiàn)相應(yīng)存儲(chǔ)器組的內(nèi)部尋址,尋址范圍為128 MB,從而使得其外圍地址訪問(wèn)空間為1 GB。
2.1.2 存儲(chǔ)單元設(shè)計(jì)
NAND Flash接口信號(hào)較少(如圖2所示),數(shù)據(jù)寬度只有8 b,沒(méi)有地址總線,地址、數(shù)據(jù)總線復(fù)用,串行讀取,以頁(yè)(page)為單位進(jìn)行讀寫,以塊(block)為單位進(jìn)行擦除。操作NAND Flash時(shí),先傳輸命令,然后再傳輸?shù)刂罚詈笞x寫數(shù)據(jù)。本系統(tǒng)采用64 Mx8 bit的K9F1208,其組織方式可以分4類地址:
1)Column Address表示數(shù)據(jù)在半頁(yè)中的地址,大小范圍0~255,用A[0:7]表示;
2)Hafpage Pointer表示半頁(yè)在整頁(yè)中的位置,即在O~255空間或256~511空間,用A[8]表示;A[8]=00為上半頁(yè),A[8]=01為下半頁(yè);
3)Page Address表示頁(yè)在塊中的地址,大小范圍0~31,用A[9:13]表示;
4)Block Address表示塊在flash中的位置,大小范圍0~4 095,A[14:25]表示。

b.JPG


對(duì)NAND Flash操作時(shí),地址分4個(gè)周期傳送。


上一頁(yè) 1 2 3 下一頁(yè)

關(guān)鍵詞: ARM 語(yǔ)音數(shù)據(jù)

評(píng)論


相關(guān)推薦

技術(shù)專區(qū)

關(guān)閉